计算机组成原理同步练习册答案.docx

上传人:b****8 文档编号:27917581 上传时间:2023-07-06 格式:DOCX 页数:24 大小:105.07KB
下载 相关 举报
计算机组成原理同步练习册答案.docx_第1页
第1页 / 共24页
计算机组成原理同步练习册答案.docx_第2页
第2页 / 共24页
计算机组成原理同步练习册答案.docx_第3页
第3页 / 共24页
计算机组成原理同步练习册答案.docx_第4页
第4页 / 共24页
计算机组成原理同步练习册答案.docx_第5页
第5页 / 共24页
点击查看更多>>
下载资源
资源描述

计算机组成原理同步练习册答案.docx

《计算机组成原理同步练习册答案.docx》由会员分享,可在线阅读,更多相关《计算机组成原理同步练习册答案.docx(24页珍藏版)》请在冰豆网上搜索。

计算机组成原理同步练习册答案.docx

计算机组成原理同步练习册答案

计算机组成原理

第1章计算机系统概论

一.填空题

1.计算机系统是由 硬件和软件两大部分组成的,前者是计算机系统的物质基础,而后者则是计算机系统解题的灵魂,两者缺一不可。

2.存储程序是指 解题之前预先把程序存入存储器;程序控制是指 控制器依据所存储的程序控制计算机自动协调地完成解题的任务,这两者合称为存储程序控制,它是冯·诺依曼型计算机的重要工作方式。

3.通常将控制器和运算器合称为中央处理器(CPU);而将控制器、运算器和内存储器合称为计算机的主机。

4.计算机系统的硬件包括控制器、运算器、存储器、I/O接口和I/O设备等五大部分。

二.选择题

1.指令周期是指(C)。

A.CPU从主存取出一条指令的时间

B.CPU执行一条指令的时间

C.CPU从主存取出一条指令加上执行该指令的时间

三.问答题

1.存储程序控制是冯•诺依曼型计算机重要的工作方式,请解释何谓存储程序、程序控制?

答:

存储程序是指将解题程序(连同原始数据)预先存入存储器;

程序控制是指控制器依据存储的程序,控制全机自动、协调的完成解题任务。

2.计算机系统按功能通常可划分为哪五个层次?

画出其结构示意图加以说明。

答:

.五级组成的计算机系统如图1.7(课本P18)

1)微程序设计级:

微指令直接由硬件执行。

2)一般机器级(机器语言级):

由微程序解释机器指令系统,属硬件级。

3)操作系统级:

由操作系统程序实现。

4)汇编语言级:

由汇编程序支持执行。

5)高级语言级:

由高级语言编译程序支持执行。

这五级的共同特点是各级均可编程。

四.计算题

1.设某计算机指令系统有4种基本类型的指令A、B、C和D,它们在程序中出现的频度(概率)分别为0.3、0.2、0.15和0.35,指令周期分别为5ns、5.5ns、8ns和10ns,求该计算机的平均运算速度是多少MIPS(百万条指令每秒)?

解:

指令平均运算时间:

T=5×0.3+5.5×0.2+8×0.15+10×0.35=7.3(ns)

平均运算速度:

V=1/T=1/(7.3×10-3)=137(MIPS)

第2章运算方法与运算器

一.填空题

1.若某计算机的字长是8位,已知二进制整数x=10100,y=–10100,则在补码的表示中,[x]补= 00010100 ,[y]补= 11101100 。

2.若浮点数格式中阶码的基数已确定,而且尾数采用规格化表示法,则浮点数表示的数,其范围取决于浮点数阶码 的位数,而精度则取决于 尾数的位数。

3.浮点加减法运算对阶的原则是_小阶向大阶看齐__,即将小阶的尾数右移。

浮点运算结果的溢出是指阶码大于所能表示的最大正阶_,溢出时应将溢出标志位置为1。

4.设有4位二进制数1101,采用奇校验码,则校验位P=__0__;奇偶校验码只能检测出_奇数位_的错误,但无纠错能力。

5.16位(包括1位符号位)的定点小数,若用补码表示,其表示的真值范围是 -1~+(1-2-15) ,最多能表示 65536(或216) 个不同的数。

6.计算机中的溢出标志OF受算术运算类指令的影响;而零标志“ZF”则在结果为__零__时被置为1。

7.汉字在计算机中的表示方法有汉字的输入编码,还有汉字内码和汉字字模码等三种。

二.选择题

1.下列各数中,最大的数是(B)。

A.(101001)2B.(53)8C.(42)10

2.下列机器数中,真值最小的数是(C )。

  A.[x]补=1.10101           B.[y]补=1.10110

  C.[z]补=1.01011

3.下列各组机器数,真值相等的一组是( A )。

  A.[x]原=1.1000[y]补=1.1000 B.[x]原=1.1010 [y]补=1.1010

  C.[x]补=11000 [y]移=11000D.[x]补=11001 [y]反=11001

4.用n位字长的补码(其中1位符号位)表示定点整数时,所能表示的数值范围是( C )。

 A.0≤|N|≤2n-1       B.0≤|N|≤2n-1-1

 C.-1≤N≤-(2n-1-1)和0≤N≤2n-1-1 

D.-1≤N≤-2n-1和0≤N≤2n-1-1

5.用8位二进制数控制输出状态,若要使高4位都为1,而使低4位保持不变,可用8位逻辑数11110000与原来的8位输出数据进行( C )运算即可。

A.逻辑非   B.逻辑乘  C.逻辑加 D.逻辑异

三.问答题

1.通常,计算机中的基本逻辑运算是哪4种?

逻辑运算的特点是什么?

答:

计算机中的基本逻辑运算是逻辑非、逻辑乘、逻辑加和逻辑异等4种

逻辑运算的特点是:

1).按位进行,各位的结果互不牵连;所以无借位、进位、溢出等问题。

2).运算简单;3).每一位都可看成一个逻辑变量。

所以无符号位、数值位、阶码和尾数的区分。

四.计算题

1.已知二进制数x=-0.101110,y=-0.101011,用双符号位补码求x+y和x-y的值,要求写出计算机中的运算步骤,并指出是否有溢出。

解:

[X]补=11.010010,[Y]补=11.010101,[-Y]补=00.101011

[x]补11.010010

+[y]补11.010101

[x+y]补10.100111

运算结果溢出,x+y=-1.011001

[x]补11.010010

+[-y]补00.101011

[x-y]补11.111101

运算结果无溢出,x-y=-0.000011

2.已知x=0.1011,y=-0.1010,用原码一位乘法求x×y的值,要求写出计算机中的运算步骤。

解:

[x]原=0.1011,[y]原=1.1010

乘积的符号位Zs=0⊕1=1,尾数绝对值相除。

所以|x×y|=P4=0.01101110

[x×y]原=1.01101110

故 x×y=-0.01101110

3.设浮点数的阶为5位(包括2位阶符),尾数为8位(包括2位尾符),用补码表示,已知二进制数x=2-011×0.101011,y=2-010×(-0.110101),按浮点规格化的运算方法,求x+y的值,要求写出机器的运算步骤。

解:

x和y的浮点机器数(阶和尾数均用补码表示)

  [x]浮=11101,00.101011

  [y]浮=11110,11.001011

①求阶差

 [△E]补=[Ex]补+[-Ey]补

    =11101+00010=11111

 可见 △E=-1,说明x的阶码小。

将[Mx]补右移一位

 即[Mx+My]补=11.100000

(1)

 尾数运算结果应向左规格化(这里要左移1位),阶码减1,即:

 [x+y]浮=11101,11.000001

所以 x+y=2-011×(-0.111111),运算结果无溢出。

第3章存储系统

一.填空题

1.在当今计算机系统的三级存储系统中,CPU能直接访问的存储器是_Cache和主存储器___,不能直接访问的存储器是_辅助存储器_。

2.在有一级Cache的系统中,设主存和Cache的存储周期分别是TM和TC,若不命中率是(1-H),则CPU访问存储器的平均时间TA=HTC+(1-H)TA。

3.在并行操作的存储器中,有双端口存储器、相联存储器和多模块交叉存储器等。

4.主存和Cache的映射方式有全相联映射、直接映射和_组相联_映射三种,其中灵活性大、Cache的行利用率高但速度较慢的映射方式是_全相联映射。

5.虚拟存储器指的是_主存储器-辅助存储器___这一存储层次,它给用户提供了一个比实际__物理地址______空间大得多的虚拟地址空间。

6.某32位CPU有32根地址线,内存按字节编址,则主存物理存储空间是__4____GB;虚拟地址码46位,则虚拟存储空间是___64_____TB。

二.选择题

1.存储周期是指(C)。

A.存储器的读出时间

B.存储器的写入时间

C.存储器进行连续读或写操作所允许的最短时间间隔

D.存储器进行连续写操作所允许的最短时间间隔

2.主存储器和CPU之间增加Cache的目的是(B)。

A.扩大主存的容量

B.解决CPU与主存之间的速度匹配问题

C.扩大CPU中通用寄存器的数量

3.某SRAM芯片,其存储容量为64K×l6位,该芯片的地址线和数据线数目为(B)。

A.64,16B.16,16C.64,8D.16,64

4.计算机系统中的存储系统是指( C )

 A.内存储器         B.半导体存储器和磁盘存储器

 C.内存储器和外存储器    D.半导体读写存储器

5.某4模块交叉存储器,每个模块的存储容量为128K×64位,存储周期为40ns。

则存储器的总容量512K×64位。

连续启动存储模块的时间τ应为10ns。

6.某DRAM芯片,其存储容量为4M×8位,该芯片的地址线采用行、列地址复用,而且行、列地址位数相同,则该芯片的地址线和数据线数目分别是(B)条。

A.11,1B.11,8C.22,8

7.相联存储器是按(C)进行寻址的存储器。

A.地址指定方式B.堆栈存取方式

C.内容指定方式

8.交叉存储器实质上是一种(模块式)存储器,它能(并行)执行多个独立的读写操作。

A.模块式,并行

B.模块式,串行

C.整体式,并行

9.活动头磁盘存储器的平均存取时间是指(D)。

A.平均找道时间B.最小找道时间

C.平均等待时间D.平均找道时间加上平均等待时间

10.某机字长为32位,主存容量为1MB,若按字编址,它的寻址范围是(C)。

供选择的答案:

A.0―1MB.0―512KBC.0―(256K-1)D.0―256KB

11.在Cache的地址映射中,若主存中的任何一块均可映射到Cache的任一行的位置上,则这种方法称为(B)。

A.直接映射

B.全相联映射

C.组相联映射

三.问答题

1.当前存储系统通常采用三级或三级以上的存储结构,试画出三级存储结构的框图,并说明每一级存储器的功能。

答:

通常采用三级的存储结构如下图所示,各级存储器的功能如下:

1).高速缓冲存储器(Cache)

利用CPU运行程序的局部性原理,Cache存放最活跃的程序和数据;若使CPU访问存储器时在Cache访问到的概率高,则从CPU的角度看存储系统,看到的存储器是Cache的速度。

2).主存储器(M.S)

即是主要存储器(主存),存放计算机运行期间的大量程序和数据;既能为CPU直接访问,又能把最活跃的程序和数据存放到Cache中,供CPU使用。

3).辅助存储器

存放当前暂不参与运行的程序和数据,当CPU需要时,再与主存成批交换信息。

由磁盘存储器、光盘存储器和磁带存储器构成。

2.MOS动态存储器为什么要进行刷新?

常用的刷新方式是哪三种?

并加以说明?

答:

由于MOS动态存储元是以电荷形式存储信息的,栅极电容会缓慢泄放电荷,为维持所存信息,需定时补充电荷,这就是刷新。

常用的刷新方式有三种

集中刷新方式:

刷新操作集中进行。

优点:

存储器系统的读写周期接近于存储器件的读写周期,速度快。

缺点:

刷新期间不能进行读/写(死时间),增加存储管理困难。

②分散刷新方式:

在每次读/写后都进行一行的刷新操作。

优点:

不存在死时间。

缺点:

刷新占时多,降低了存储系统的速度。

异步刷新方式:

在行刷新的间隔时间里按序进行一行的刷新操作。

可安排在存储器不读不写时进行。

优点:

不存在死时间,刷新占时少。

缺点:

控制线路复杂。

3.解决主存与CPU速度不匹配的主要途径有哪些?

试加以说明。

答:

解决主存与CPU速度不匹配的的主要途径:

在CPU内部设置多个通用寄存器;

采用并行操作的存储器;

在CPU和主存之间插入Cache;

采用更高速的存储芯片。

由于通用寄存器的速度与CPU匹配,多个通用寄存器可以存放运算的中间结果,减少CPU访存次数;并行操作的存储器有双端口存储器、多模块交叉存储器等。

它们能实现并行的操作,速度快。

高速缓冲存储器(Cache)是介于CPU与主存之间的用于存放当前最活跃的程序块和数据的高速、小容量的存储器。

Cache是CPU运行程序的局部性原理,使CPU访问内存储器绝大多数都能在Cache访问到,大大提高访问内存的平均时间。

4.什么叫虚拟存储器?

其基本特征是什么?

答:

虚拟存储器是一个容量非常大的存储器的逻辑模型,借助于磁盘等辅存来扩大主存容量,是指“主存-外存”的存储层次。

虚存空间大于实存空间是虚拟存储器的基本特征;虚存空间是由辅存支持的。

四.计算题

1.设存储器容量为64M字,字长为64位,模块数m=8,分别用顺序和交叉方式进行组织。

存储周期T=48ns,数据总数宽度为64位,总线传送周期τ=5ns。

求顺序存储器和交叉存储器的带宽各是多少MB/s?

解:

8个字的字节数:

q=(64/8)×8=64(B)

顺序存储器与交叉存储器读出8个字的时间分别是:

t1=8T=8×48=384×10-9(s)

t2=T+(m-1)τ=48+7×(48/8)=90×10-9(s)

则顺序存储器带宽为

W1=q/t1=0.167×109(B/s)=167(MB/s)

交叉存储器带宽为

W2=q/t2=0.711×109(B/s)=711(MB/s)

2.某计算机系统的内存储器由Cache和主存构成,Cache的存储周期为5ns,主存的存取周期为30ns。

已知在一段给定的时间内,CPU共访问内存6000次,其中300次访问主存。

问:

①Cache的命中率H是多少?

②CPU访问内存的平均时间是多少ns(纳秒)?

③Cache-主存系统的效率是多少?

解:

①Cache的命中率:

②CPU访存的平均时间

③Cache-主存系统的效率

3.有一台磁盘机,其平均找道时间为10ms,平均等待时间为20ms,数据传输速率为2000B/ms,磁盘机上存放着100块数据,每块大小平均为4000B。

现要把每一块数据取出,并且加以更新,更新后再放回原处,假设一次取出或写入所需时间为:

平均找道时间+平均等待时间+数据传送时间。

另外,使用CPU更新一块数据所需时间为2ms,设更新时间与输入或输出操作不相重叠。

试问:

(1)更新磁盘上全部数据需要多少时间?

(2)若磁盘机旋转速度和数据传输速率都提高一倍,更新全部数据需要多少时间?

解:

(1)每次磁盘读或写的时间=找道时间+等待时间+数据传输时间,故总的文件更新时间为

(2)若磁盘机的旋转速度提高一倍,则平均旋转等待时间缩短为10毫秒;若磁盘机的数据传输率都提高一倍,则变为4000B/ms,故总的文件更新时间为

五.分析题

1.用16K×8位的DRAM芯片构成64K×16位的主存,要求:

(1)画出该主存的组成逻辑框图。

(2)设DRAM芯片存储体结构为128行,每行为128×8个存储元。

存储周期为0.5μs,CPU在1μs内至少要访问主存一次。

试问采用何种刷新方式较合理?

对全部存储单元刷新一遍的实际刷新时间又是多少μs?

解:

所需芯片数量S

S=(M/L)×(N/K)(3.1)

=(64K/16K)×(16b/8b)=8(片)

64K字需16位地址码A15~A0,用A15A14二位地址码经2:

4译码器产生4个片选信号,每个片选信号和两片存储芯片的片选端连接,A13~A0与8片存储器芯片连接,具体接法参考课本相关内容,此处略。

采用异步刷新方式较合理,对全部存储单元刷新一遍的实际刷新时间是

T=0.5×128=64(μs)

2.试分析当前计算机存储系统为什么采用三级或三级以上的层次结构。

解:

为了尽可能达到存储系统的设计目标:

即在一定的成本下,获得尽可能大的存储容量,尽可能高的存取速度以及可靠性等。

例如三级存储系统的分级结构(课本P109图3.1):

(1)高速缓冲存储器

在计算机系统中用于存放最活跃的程序和数据的高速小容量存储器。

(2)主存储器

用于存放计算机运行期间的大量程序和数据的半导体存储器。

(3)辅助存储器(外存储器)

存放当前暂不参与运行的程序和数据,需要时再与主存成批交换信息的存储器。

例如磁表面存储器(磁盘、磁带)、光盘存储器。

这就有效地把各种不同速度,不同位价格,不同容量的存储器有机地联系起来,充分发挥各级存储器的特点,尽可能达到存储系统的设计目标。

3.某8位计算机有16位地址码A15—A0(A0为最低位),现需配置满足下列要求的主存:

地址空间0000H—3FFFH为用户程序区,地址空间D000H—DFFFH为系统程序工作区,地址空间E000H—FFFFH为系统程序区(ROM)。

可供选用的EPROM芯片为2716(容量为2K×8位)、2764(8K×8位),SRAM芯片有4K×8位、8K×8位和16K×8位共5种,数量不限。

试计算出所选用的各种芯片的数量,并画出产生片选信号的译码逻辑。

解:

地址空间为0000H—3FFFH的用户程序区,即16KB,可选用2片8K×8位的SRAM芯片;地址空间为D000H—DFFFH的系统程序工作区,即4KB,可选用1片4K×8位的SRAM芯片;地址空间为E000H—FFFFH的系统程序区(ROM),即8KB,可选用1片8K×8位的EPROM芯片。

产生片选信号的译码逻辑,可参考课本P137的存储器组成实例【例3.1】,此处略。

4.若某磁盘装置的平均找道时间为10毫秒,平均旋转等待时间为8毫秒,数据传输率为2.5M字节/秒。

磁盘机上存放着100个文件,每个文件的平均长度是1M字节。

现需将所有文件独一读出并检查更新,然后写回磁盘机,每个文件平均需要2毫秒的额外处理时间。

问:

(1)检查并更新所有文件需要占用多少秒的时间?

(2)若磁盘机有4个记录面,某一文件的容量大于一条磁道的容量但不大于一个柱面的容量,则在更新过程中,应将文件记录在同一个记录面上还是在同一个柱面上?

为什么

【解】

(1)每次磁盘读或写的时间=找道时间+等待时间+数据传输时间,故总的文件更新时间为

(2)应将文件记录在同一个柱面上,可以不必再次找道,避免再次找道耗费时间。

5.设磁盘的平均找道时间是ts秒,平均等待时间是tw秒,数据传输率是R字节/秒,试分析写入一块字节数为B的数据所需的时间TB是多少秒?

解:

读/写一块字节数为B的数据所需的时间为tB,则

第4章指令系统

一.填空题

1.机器指令的基本结构主要有操作码字段和地址码字段两部分。

2.存储器堆栈包括的主要硬件有_内存储区_和_堆栈指针SP_,通常用PUSH、POP指令完成进栈和出栈操作。

3.指令的寻址方式有顺序寻址方式和跳跃寻址方式两类。

4.在寄存器间接寻址方式中,有效地址存放在寄存器中,而操作数存放在主存单元中。

5.二地址指令按操作数的来源不同,可分为RR型、RS型和SS型等三种类型的指令。

二.选择题

1.下列几项中,不符合RISC指令系统的特点是(B)。

A.指令长度固定,指令种类少

B.寻址方式种类尽量减少,指令功能尽可能强

C.增加寄存器的数目,以尽量减少访存次数

D.选取使用频率最高的一些简单指令,以及很有用但不复杂的指令

2.堆栈寻址方式中,设A为累加器,SP为堆栈指针,Msp为SP指示的栈顶单元,如果进栈操作的动作是:

先(A)→Msp,后(SP)-1→SP,则出栈操作的动作应为(B)。

A.先(Msp)→A,后(SP)+1→SP

B.先(SP)+1→SP,后(Msp)→A

C.先(SP)-l→SP,后(Msp)→A

3.指令的寻址方式有顺序和跳跃两种方式。

采用跳跃寻址方式,可以实现(D)。

A.堆栈寻址B.程序的无条件转移

C.程序的条件转移D.程序的条件转移或无条件转移

4.寄存器间接寻址方式中,操作数是在(C)中。

A.程序计数器

B.通用寄存器

C.主存单元

5.为了便于实现多级中断,保存现场信息最有效的方法是采用(C)。

A.通用寄存器B.控制存储器C.堆栈

三.问答题

1.指令系统按功能划分,可分为哪几类?

答:

指令系统按功能可划分为:

1)数据传送类指令:

实现主存单元和主存单元之间、主存和寄存器之间,寄存器和寄存器之间的数据传送。

2)算术/逻辑运算类指令:

完成定点/浮点数的四则运算,以及求补等运算;完成逻辑运算、移位操作等。

3)程序控制类指令:

改变程序执行顺序。

4)输入输出类指令:

实现外设和主机之间,外围设备之间的信息交换。

5)其他指令:

例如字符串处理指令、特权指令、程序状态字寄存器置位复位指令、测试指令、暂停指令等。

字符串处理指令是非数值处理指令,包括字符串传送、转换、比较、查找和替换等。

特权指令是指具有特殊权限的指令,它主要用于系统资源的分配和管理,一般不直接提供给用户使用。

2.在计算机中,有哪两种堆栈的结构?

并说明堆栈有哪些应用。

答:

在计算机中,有寄存器堆栈和存储器堆栈两种堆栈的结构,

1)寄存器堆栈是在CPU中设置一组专门的具有对位串联的若干个寄存器组成堆栈。

2)存储器堆栈的硬件组成:

(1).在内存开辟一个专用的存储区作为堆栈。

(2).堆栈指针SP(堆栈指示器,堆栈地址计数器)提供“压入”或“弹出”数据的地址。

堆栈指令PUSH(进栈),POP(出栈)

堆栈的应用

1).为零地址指令提供操作数;

2).存放返主地址,实现子程序嵌套;

3).存放多级中断的有关信息,实现多级中断的嵌套。

四.分析题

1.指令格式结构如下所示,试分析指令格式及寻址方式的特点。

15107430

OP

目标寄存器

源寄存器

其中OP为操作码。

解:

指令为单字长二地址指令;可指定多达26=64种指令;两个操作数都是来自寄存器,属于RR型指令;这种指令多用于算术逻辑运算。

2.已知计算机指令字长为16位,内存储器按字编址,其双操作数指令的格式如下:

15109870

OP

R

D

其中OP为操作码,R为通用寄存器地址,试说明在下列各种情况下能访问的最大主存区为多少机器字?

①D为直接操作数;

②D为直接主存地址;

③D为间接地址(一次间址);

④D为变址的形式地址,假定变址寄存器为R1(字长为16位)。

解:

①D为直接操作数,可给定8位二进制数据;

②D为直接主存地址,可访问28=256个存储单元;

③D为间接地址(一次间址),可访问内存,从中得到16位字长的地址码,能访问的最大主存区是216=64K;

④D为变址的形式地址,假定变址寄存器为R1(字长为16位),有效地址E=(R1)+D,能访问的最大主存区是216=64K

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 工程科技 > 电子电路

copyright@ 2008-2022 冰豆网网站版权所有

经营许可证编号:鄂ICP备2022015515号-1