硬件设计课程数字密码锁电路设计和制作.docx

硬件设计课程数字密码锁电路设计和制作.docx

《硬件设计课程数字密码锁电路设计和制作.docx》由会员分享，可在线阅读，更多相关《硬件设计课程数字密码锁电路设计和制作.docx（14页珍藏版）》请在冰豆网上搜索。

硬件设计课程数字密码锁电路设计和制作

数字密码锁的设计思路

编码电子锁电路分为编码电路、控制电路、计数（分配器）电路、讯响电路、。

电子锁主要由输入元件、电路（包括电源）以及锁体三部分组成，当电磁线圈中有一定的电流通过时，磁力吸动锁栓，锁便打开。

用发光二极管代表电磁线圈，当发光二极管为亮状态时，代表电子锁被打开。

每来1个输入时钟，编码电路的相应状态就向前前进一步。

在这个操作过程中，如果按照规定的代码顺序按动编码按键，编码电路的输出就跟随这个代码的信息。

正确输入编码按键的数字，控制电路通过整形供给编码电路时钟。

一直按规定的编码顺序操作完，则解码电路驱动开锁电路把锁打开。

1数字密码锁电路图的设计

1.编码电路的设计

由按键开关S0~S9与二极管VD1~VD12构成三位BCD码编码电路,S1~S7，对应的BCD码分别为001~111,S0,S8,S9起迷惑作用,且具有复位功能.

2.数据选择器的设计

CD4512为8选1数据选择器,其选择端CBA输入的是编码电路产生的三位BCD码,用以输入密码。

其中D0~D7为数据输入端,14脚为输出端如按下按扭S3时，编码电路产生的BCD码为011，CD4512的选择端CBA=011，这时将数据输出端D3输入的信号送到输出端14脚，即14脚的输出信号电平与D3输入信号电平一致。

3.单稳态触发器的设计

CD4013为双D触发器,将其中两个触发器分别连接成单稳触发电路主要目的是为了防止触点抖动而产生失误IC3A,IC3B构成的单稳电路稳态为Q=0,当Q=1,则经电阻向电容充电,产生复位电压使Q段置0,当S0~S9中任一按键被按下时,电源电压经过VD22~VD24加到VT1的基极,使VT1导通,VT2截止（按键按下前,VT1截止,VT2导通）,IC3A的时钟输入端有上升沿作用,使得Q=D=1为高电平,`Q非=0.经过一段时间充电后电容器C2上端变为高电平,复位端R作用使Q变为0。

则Q非由0变成1,作为上升沿时钟信号控制IC3B及CD4017工作。

4.计数/分配器电路的设计

CD4017为十进制计数器,在记数脉冲作用下Q0~Q9逐位输出高电平,RST为高电平有效的复位端.正常记数时RST应接低电平。

若RST为高电平，则复位后为Q0为高电平，Q1~Q9构成低电平。

5.讯响电路的设计

VT5~VT8构成讯响电路，每按下一次按键，讯响器HA都发出一声提示音。

2数字密码锁电路原理图

图2-1数字密码锁的电路原理图

数字密码锁的各单元电路功能介绍

1．编码电路：

图3-1编码电路

所谓编码是用若干位二进制代码来表示某种信息（如0——9十个数字，A——Z26个英文字母）的过程。

能够实现编码功能的电路成为编码器,编码器是组合逻辑电路中的一种类型，虽然可以由逻辑门构成，但已有中规模集成电路芯片，编码器的输入信号是若干个代表不同信息的变量，它的输出则是一组代码，用代码的不同组合来表示不同的输入变量。

本编码电路是由按键开关S0~S9与二极管VD1~VD12构成，且具有复位功能.每来1个输入时钟，编码电路的相应状态向前前进一步。

在操作过程中，按照规定的代码顺序，按动编码按键，编码电路的输出就跟随这个代码的信息。

正确输入编码按键的数字，控制电路通过整形电路供给编码电路时钟，一直按规定编码顺序操作完，则驱动开锁电路把锁打开。

否则，密码不正确时，按键将被复位,编码电路将产生BCD码送到数据选择器（CD4512）的CBA端用以驱动，

2.数据选择电路：

图3-2数据选择电路

数据选择是指经过选择，把多个通道的数据传送到唯一的公共数据通道上去。

实现数据选择功能的逻辑电路称为数据选择器。

它的作用相当于多个输入的单刀多掷开关，

本电路之所以用CD4512是因为它的作用为8选1数据选择器,其选择端CBA输入的是编码电路产生的三位BCD码,

其中D0~D7为数据输入端,14脚为输出端，如按下按扭S3时.编码电路产生的BCD码为011.CD4512的选择端CBA=011.这时将数据输出端D3输入的信号送到输出端14脚.即14脚的输出信号电平与D3输入信号电平一致。

将数据选择器的地址信号C.B.A作为函数的输入变量，数据输入D0～D7，作为控制信号，控制各最小项在输出逻辑函数中是否出现，使能端Ｇ始终保持低电平，这样8选１数据选择器就成为一个3变量的函数产生器。

3．单稳态触发电路：

　　　图3-3单稳态触发电路

单稳态触发器和其他的触发器的不同在于，它只有一个稳态，具有以下几个明显特点：

a:

它有稳态和暂稳态两个不同的工作状态；

b:

在外界触发脉冲作用下，能从稳态翻转到暂稳态；在暂稳态维持一定时间后，再自动返回稳态。

c:

暂稳态时间的长短取决于电路本身的参数。

由于具有以上特点,单稳态触发器被广泛用于数字系统中的整形、延时以及定时等,而本电路利用了CD4013这个单稳态触发器。

单稳态触发器的特点是电路有一个稳态和一个暂态，在外来触发器信号作用下，电路由稳态跳到暂稳态；暂稳态经过一端时间后会自动返回到稳态。

暂稳态所处时间的长短取决于电路本身定时元件的参数。

因此在此设计中由两个D触发器构成的单稳态触发器的主要目的是为了防止触点抖动而产生失误IC3A，IC3B构成的单稳态为Q=0，当Q=1，则经电阻向电容充电，产生复位电压使Q段置0，当S0—S9中任一按键被按下时，电源电压经过VD22—VD24加到VT1的基极，使VT1导通，VT2截止（按键按下前，VT1截止，VT2导通），IC3A的时钟输入端有上升沿平，Q非=0。

经过一段时间充电后电容器C2上端变为高电平，复位端R作用使Q变为0。

则Q非由0变成1，作为上升沿时钟信号控制IC3B及CD4017工作

4．计数电路：

图3-4计数电路

计数电路属于中规模集成电路,其种类较多,应用也十分广泛,按其工作步调一般分为同步计数器和异步计数器两大类,通常为BCD码和四位二进制计数器,这些计数器的功能比较完善,同时还附加了辅助控制端。

而本电路是用CD4017，因为它为十进制计数器,在记数脉冲作用下Q0~Q9逐位输出高点平,RST为高点平有效的复位端.正常记数时RST应接低电平。

若RST为高电平，则复位后为Q0为高电平，Q1~Q9构成低电平。

5．讯响电路

讯响电路是用来提示操作者数字密码锁的工作状况，提示使用者，因为在设计中，我们要求在每次按按键是都能发出“嘟”的声音，因此本电路采用了多谐振荡器和一个讯响器来完成。

用多谐振荡器振荡产生脉冲使讯响器发出声音。

用VT5~VT8构成讯响电路，每按下一次按键，讯响器HA都发出“嘟”的提示音。

3.2各单元电路中逻辑电路功能分析

1．数据选择器CD4512的介绍

在电路中，与CD4017相连的是数据选择器CD4512，它是对编码电路产生的三位BCD码进行选择并将其输入给其它电路来进行工作，在电路中，起着重要的作用。

当需要从多个输入的数字信号中按照当时的需要选择出其中某一信号输入电路时，就需要一种能够选择该信号输入的专用电路，这种电路称为数据选择电路。

数据选择器又称多路开关，其功能是从多路中选择一路进行传输。

特可以用它将并行输入的代码转换为串行输出代码，或作N线—1线选择器。

常用的数据选择器有2选1、4选1、8选1、16选1等几种。

数据选择器功能：

在多个通道中选择其中的某一路，或多个信息选择其中的某一个信息传送或加以处理。

数据分配器功能：

将传送来的或处理后的信息分配到各通道去。

图3-5与单刀四掷开关相应的数据选择器逻辑图

数据选择器的功能类似于一个单刀多掷开关，如图3-30（a）所示，其作用是通过开关K置于不同位置

～

而将不同路的数据

～

传送出去。

～

是数据输入端，F为输出端，

～

是选择输入端，A1和A0为地址选择输入端。

本次设计用的是八路数据选择器CD4512，下面就让我们来了解一下CD4512的结构:

图3-6数据选择器逻辑符号

图中

为使能控制端，A2、A1、A0为地址输入端，Ｙ和

为该片的两个互补输出端。

根据表达式看出，当

＝0时，Y将按地址从八路中选择一路信息输出。

功能表分析：

表3-1数据选择器功能表

在本电路中数字选择器CD4512是这样进行工作的：

其选择端CBA输入的是编码电路产生的三位BCD码，D0—D7为数据输入端，14脚为输出端如按下按扭S3时，编码电路产生的BCD码为001。

CD4512的选择端CBA=001。

这时将数据输出端D3输入的信号送到输出端14脚。

即14脚的输出信号电平与D3输入信号电平一致。

2.单稳态触发器CD4013的介绍

CD4013是由一个双D触发器构成的IC芯片。

根据不同的需要连接其不同的引

脚可实现不同功能双D触发器构成图：

图3-7双Ｄ触发器构成图

图3-8CD4013的管脚图

下面就让我们来了解一下CD4013的内部工作情况：

表3-3CD4013逻辑功能表

D触发器的内部原理图及工作原理：

作用，使得Q=D=1为高点的原理：

当CP=0（低电平）时，G3，G4被封锁，输出均为高电平，触发器的状态保持不变，G5和G6门的输出由输入信号D决定。

这时触发器处于等待状态，一旦CP的上升沿到来后，触发器就按G5，G6的输出状态翻转。

若D=0，则Q6=1，Q5=0，当CP上升沿到来后，G3被打开，输出低电平，G4仍被封锁，输出高电平，经G1，G2将触发器置伐1状态，即Qn+1=1;同时由于Q3=0，一方面通过置1维持线1将G5封锁，用于保持Q5=1，Q3=0，从而维持了触发器置伐的1状态，另一方面，为了保证在CP=1期间D端信号的变化不影响触发器的状态，又通过置0阻塞伐3将Q3=0的状态引回到G4的输入端，将G4封锁，以阻止G4。

因输入信号D变为0，而出现0状态，亦即阻止触发器置0。

若D=1，则Q6=0，Q5=1，当CP上升沿到来后，G4被打开，输出低电平经G1，G2将触发器置成0状态，即Qn+1=0，同时G4=0，又通过置1维持线2将G6封锁，Q6=1又通过置1阻塞4使G5输入全为1，而输出为0，封锁G3。

这样，即使输入信号D发生变化，也不会影响G5和G6，的状态，从而保证了在CP=1期间触发器能可靠置0。

综合所叙，此中触发器只有在CP的上沿到来时刻才按照输入信号的状态进行翻转，除此之外，在CP的其他任何时刻触发器都将保持状态不变，故把着种状态称为边沿触发器。

3．计数器CD4017的介绍

图3-9CD4017的管脚

CD4017是5位Johnson计数器，具有10个译码输出端，CP、CR、INH输入端。

时钟的斯密特触发器具有脉冲整形功能，对输入时钟脉冲上升和下降时间无限制。

INH为低电平时，计数器在时钟上升沿计数；反之，计数功能无效。

CR为高电平时，计数器清零。

Johnson计数器，提供了快速操作，2输入译码选通和无毛刺译码输出。

防锁选通，保证了正确的计数顺序。

译码输出一般为低电平，只有在对应时钟周期内保持高电平。

在每10个时钟输入周期C0信号完成一次进位，并用作多级计数链的下级脉动时钟。

推荐工作条件

电源电压范围：

3V—15V

输入电压范围：

0V—VDD

工作温度范围：

M类：

55℃—125℃

E类：

40℃—85℃

极限值

电源电压：

-0.5V—18V

输入电压：

-0.5V-VDD+0.5V

输入电流：

±10mA

贮存温度：

-65℃—150℃

引出端功能符号

CO：

进位脉冲输入

CP：

时钟输入端

RST：

复位端

INH：

禁止端

Q0-Q9：

计数脉冲输出端

VDD：

正电源

VSS：

地

表3-4计数器真值表

CD4017为十进制计数器，在记数脉冲作用下Q0—Q9逐位输出高电平，RS为高电平有效的复为端。

正常记数时RST应接低电平。

若RST为高电平，则复位后Q0为高电平，Q1—Q9构成低电平。

在“R”端加上高电平或正脉冲时，计数器中各计数单元F1～F5均被置零，计数器为“00000”状态。

　　从上述分析中可以看出，CD4017（它的基本功能是对“CP”端输入脉冲的个数进行十进制计数，并按照输入脉冲的个数顺序将脉冲分配在Y0—Y9这十个输出端，计满十个数后计数器复零，同时输出—个进位脉冲。

我们只要掌握了这些基本功能就能设计出千姿百态的应用电路来。

4.多谐振荡器的介绍

在这个部分起主要作用的是多谐振荡器，多谐振荡器无需外加触发信号，就能周期性地自动翻转，产生幅值和宽度一定的矩形脉冲，因而又称之为无稳态电路。

它可由分立元件、集成运放以及门电路组成。

晶体管组成的多谐振荡器，由下图可见，它的结构与双稳态触发器极其相似，不过多谐振荡器是由电容C1、C2耦合的，而双稳态触发器是由电阻R1、R2耦合的。

图3-10多谐震荡器电路（图）

和双稳态电路一样，多谐振荡器电路也是左右完全对称的，它的左右两半部分所采用的元件从型号到参数都是相同的。

尽管如此，在接通电源的瞬间，总会因为左右电路间微小的差异而产生不同的导电状态。

假定在通电后的某一时刻左边的管子VT1导电较强，则VT1的集电极电位Vc1会下降得很快，它会通过耦合电容C1传送到VT2的基极，使Vbc下降；从而阻止VT2导电的作用更大些，结果使Vc2趋于升高并通过耦合电容C2传送到VT2的基极，使VT2的导电程度进一步增强，Vc1进一步下降。

反馈结果使Vc1上升至Vcc,Vc2下降至≈0V，这时VT1截止，VT2饱和，电路进入另一个暂稳态。

之后，电容C2开始放电，电容C1开始充电。

随着C1、C2的充放电。

电路又重新第一个循环过程，即使VT1饱和、VT2截止，这样，在电路周而复始的不断重复上述过程中，也就是电路振荡的工作过程。