时序逻辑电路课件.ppt

时序逻辑电路课件.ppt

《时序逻辑电路课件.ppt》由会员分享，可在线阅读，更多相关《时序逻辑电路课件.ppt（55页珍藏版）》请在冰豆网上搜索。

第六章第六章时序逻辑电路时序逻辑电路本章内容本章内容6.1概述概述6.2时序逻辑电路的分析方法时序逻辑电路的分析方法6.3常用的时序电路分析常用的时序电路分析6.3.1寄存器和移位寄存器寄存器和移位寄存器6.3.2计数器计数器6.3.2.1同步计数器同步计数器6.3.2.2异步计数器异步计数器6.3.2.3移位寄存器型计数器移位寄存器型计数器6.3.3顺序脉冲发生器顺序脉冲发生器6.4时序逻辑电路的设计方法时序逻辑电路的设计方法6.5时序逻辑电路的自启动设计时序逻辑电路的自启动设计1第六章时序逻辑电路第六章时序逻辑电路6.1概述概述时序逻辑电路：

时序逻辑电路：

任一时刻的输出信号不但取决于当时的输入信号，任一时刻的输出信号不但取决于当时的输入信号，而且还取决于电路原来所处的状态。

而且还取决于电路原来所处的状态。

一、时序逻辑电路的一、时序逻辑电路的结构特点结构特点：

X（x1，x2，xi）输入信号输入信号Y（y1，y2，yj）输出信号输出信号Z（z1，z2，zk）存储电路的输入信号存储电路的输入信号Q（q1，q2，qL）存储电路的输出信号存储电路的输出信号1.时序电路包含组合电路和存储时序电路包含组合电路和存储电路两个组成部分，而存储电路电路两个组成部分，而存储电路必不可少必不可少。

2.存储电路的输出状态必须反馈存储电路的输出状态必须反馈到输入端，与输入信号一起共同到输入端，与输入信号一起共同决定组合电路的输出。

决定组合电路的输出。

向量X向量Q向量Z向量Y2Y（tn）=FX（tn），Q（tn）输出方程输出方程Q（tn+1）=GZ（tn），Q（tn）状态方程状态方程（对与独立的一个（对与独立的一个RS、JK、D触发器称为触发器称为特征方程特征方程）Z（tn）=HX（tn），Q（tn）驱动方程驱动方程（激励方程）（激励方程）tn，tn+1表示相邻的两个离散时间；表示相邻的两个离散时间；q1，q2，,qL为状态变量，代为状态变量，代表存储器的输出状态，表存储器的输出状态，Q为状态向量为状态向量二、按照存储单元状态变化的特点，时序电路可以分成二、按照存储单元状态变化的特点，时序电路可以分成同步时序同步时序电路电路和和异步时序电路异步时序电路两大类。

两大类。

在同步时序电路中，所有触发器的状态变化都是在同一时钟在同步时序电路中，所有触发器的状态变化都是在同一时钟信号作用下同时发生的。

而在异步时序电路中，各触发器状信号作用下同时发生的。

而在异步时序电路中，各触发器状态的变化不是同时发生，而是有先有后。

异步时序电路根据态的变化不是同时发生，而是有先有后。

异步时序电路根据电路的输入是脉冲信号还是电平信号，又可分为：

电路的输入是脉冲信号还是电平信号，又可分为：

脉冲异步脉冲异步时序电路时序电路和和电平异步时序电路电平异步时序电路。

第六章时序逻辑电路第六章时序逻辑电路6.1概述概述3三、按照输出信号的特点，时序电路可分为三、按照输出信号的特点，时序电路可分为米里型米里型和和摩尔型摩尔型两种。

两种。

米里型米里型型电路的输出状态不仅与存储电路有关，而且与输入也型电路的输出状态不仅与存储电路有关，而且与输入也有关，其输出函数有关，其输出函数Y为：

为：

Y（tn）=FX（tn），Q（tn）摩尔型摩尔型型电路的输出状态仅与存储电路的状态有关而与输入无型电路的输出状态仅与存储电路的状态有关而与输入无关，其输出函数关，其输出函数Y为：

为：

Y（tn）=FQ（tn）时序电路的典型电路有：

寄存器，移位寄存器，计数器等，其时序电路的典型电路有：

寄存器，移位寄存器，计数器等，其分析方法比组合电路更复杂些，要引进一些新方法。

分析方法比组合电路更复杂些，要引进一些新方法。

第六章时序逻辑电路第六章时序逻辑电路6.1概述概述4只要能写出给定逻辑电路的只要能写出给定逻辑电路的输出方程输出方程，状态方程状态方程，驱动方程驱动方程，就，就能表示其能表示其逻辑功能逻辑功能，可据此求出在任意给定输入变量和电路现状，可据此求出在任意给定输入变量和电路现状态下电路的态下电路的次态次态和和输出输出。

一般步骤：

一般步骤：

1.从给定的逻辑图中，写出每个触发器的从给定的逻辑图中，写出每个触发器的驱动方程，时钟方程和电驱动方程，时钟方程和电路的输出方程路的输出方程。

2.求电路的求电路的状态方程状态方程。

把驱动方程代入相应触发器的特性方程，可。

把驱动方程代入相应触发器的特性方程，可求出每个触发器的次态方程。

即电路的状态方程，并标出时钟条求出每个触发器的次态方程。

即电路的状态方程，并标出时钟条件件3.列出完整的列出完整的状态转换真值表状态转换真值表（包括检查电路能否自启动）。

画出（包括检查电路能否自启动）。

画出状态转换图或时序图。

依次假设初态，代入电路的状态方程，输状态转换图或时序图。

依次假设初态，代入电路的状态方程，输出方程，求出次态。

（对出方程，求出次态。

（对n个触发器来说，应包括个触发器来说，应包括2n个状态）及个状态）及输出，输出，列出完整的状态转换真值表列出完整的状态转换真值表，简称状态转换表。

，简称状态转换表。

4.确定时序电路的逻辑功能确定时序电路的逻辑功能。

第六章时序逻辑电路第六章时序逻辑电路6.2分析方法分析方法5例例:

做出下图时序逻辑电路的状态转换表做出下图时序逻辑电路的状态转换表,状态转换图和时序图。

状态转换图和时序图。

J1=Q2nQ3n，K1=1J2=Q1n，K2=Q1nQ3nJ3=Q1nQ2n，K3=Q2n根据图可写出电路的驱动方程：

根据图可写出电路的驱动方程：

第六章时序逻辑电路第六章时序逻辑电路6.2分析方法分析方法6将驱动方程代入将驱动方程代入JK触发器的特征方触发器的特征方程程Qn+1=JQn+KQn中，得状态方程为：

中，得状态方程为：

Q1n+1=Q2Q3Q1Q2n+1=Q1Q2+Q1Q3Q2Q3n+1=Q1Q2Q3+Q2Q3写出输出方程为：

写出输出方程为：

Y=Q2Q3（）在一系列时钟信号操作下电路状态转换的全部过程找出来在一系列时钟信号操作下电路状态转换的全部过程找出来,则电则电路的逻辑功能便可一目了然。

路的逻辑功能便可一目了然。

状态转换表状态转换表：

若将任何一组输入变量及电路初态的取值代入状态：

若将任何一组输入变量及电路初态的取值代入状态方程和输出方程，即可算得电路次态和输出值：

以得到的次态作方程和输出方程，即可算得电路次态和输出值：

以得到的次态作为新的初态，和这时的输入变量取值一起，再代入状态方程和输为新的初态，和这时的输入变量取值一起，再代入状态方程和输出方程进行计算，又可得到一组新的次态和输出值。

如此继续，出方程进行计算，又可得到一组新的次态和输出值。

如此继续，将结果列为真值表形式，便得到状态转换表。

将结果列为真值表形式，便得到状态转换表。

第六章时序逻辑电路第六章时序逻辑电路6.2分析方法分析方法7Q1n+1=000=11=1Q2n+1=00+000=0Q3n+1=000+00=0Y=00=0例题中电路无输入变量，次态和输出只取决于电路的初态，设初态例题中电路无输入变量，次态和输出只取决于电路的初态，设初态为为Q3Q2Q1=000，代入其状态方程及输出方程，得：

，代入其状态方程及输出方程，得：

又以又以100为初态，代入得为初态，代入得Q1n+1=001=0Q2n+1=10+100=1Q3n+1=100+00=0再以再以010为初态，代入得为初态，代入得如此继续，依次得到如此继续，依次得到100，101，110，000，又返回最初设定的初态，又返回最初设定的初态，列出其状态转换表。

列出其状态转换表。

Q1n+1=100=00=1Q2n+1=01+001=1Q3n+1=010+10=08每经过七个时钟触发脉冲以后输出端每经过七个时钟触发脉冲以后输出端Y从高电平跳变为低电平，且电路的从高电平跳变为低电平，且电路的状态循环一次。

状态循环一次。

所以所以此电路具有对时钟信号进行计数此电路具有对时钟信号进行计数的功能，且计数容量等于七，称为七的功能，且计数容量等于七，称为七进制计数器进制计数器。

若电路初态为若电路初态为111，代入方程得：

，代入方程得：

Q3Q2Q1=000，Y=1状态转换图：

状态转换图：

更形象表示时序电路的更形象表示时序电路的逻辑功能。

逻辑功能。

代表转换方向代表转换方向，输入变量取值写出斜线之上输入变量取值写出斜线之上，输出值写在斜线之输出值写在斜线之下下。

代表状态9时序图：

时序图：

在时钟脉冲序列作用下电路状态，输出状态随时间变化的波形图叫在时钟脉冲序列作用下电路状态，输出状态随时间变化的波形图叫做时序图。

做时序图。

106.3.1寄存器和移位寄存器寄存器和移位寄存器在数字系统中，常需要一些数码暂时存放起来，这种暂时存放数码。

一在数字系统中，常需要一些数码暂时存放起来，这种暂时存放数码。

一个触发器可以寄存个触发器可以寄存1位二进制数码，要寄存几位数码，就应具备几个触发位二进制数码，要寄存几位数码，就应具备几个触发器，此外，寄存器还应具有由门电路构成的控制电路，以保证信号的接器，此外，寄存器还应具有由门电路构成的控制电路，以保证信号的接收和清除。

收和清除。

移位寄存器除了具有寄存数码的功能外，还具有移位功能，即在移位脉移位寄存器除了具有寄存数码的功能外，还具有移位功能，即在移位脉冲作用下，能够把寄存器中的数依次向右或向左移。

它是一个同步时序冲作用下，能够把寄存器中的数依次向右或向左移。

它是一个同步时序逻辑电路。

逻辑电路。

一、寄存器：

一、寄存器：

维持阻塞结构的单拍工维持阻塞结构的单拍工作方式寄存器作方式寄存器,其接收数其接收数码时所有数码都是同时码时所有数码都是同时读入的读入的,称此种输入、输称此种输入、输出方式为并行输入，并出方式为并行输入，并行输出方式。

行输出方式。

第六章时序逻辑电路第六章时序逻辑电路6.3常用的时序电路分析（常用的时序电路分析（寄存器寄存器）11CC4046是三态输出的是三态输出的4位寄存器，能寄存位寄存器，能寄存4位二值代码。

位二值代码。

LDA+LDB=1时时,电路处电路处于装入数据的工作状态。

于装入数据的工作状态。

LDA+LDB=0时时,电路处电路处于保持状态。

于保持状态。

ENA=ENB=0时，电路时，电路正常工作正常工作ENA+ENB=1时，电路时，电路输出高阻态输出高阻态第六章时序逻辑电路第六章时序逻辑电路6.3常用的时序电路分析常用的时序电路分析（寄存器寄存器）12二、移位寄存器二、移位寄存器1）从）从CP上升沿开始到输出新状态的建立需要经过上升沿开始到输出新状态的建立需要经过一段传输延迟时间，故当一段传输延迟时间，故当CP上升沿同时作用于上升沿同时作用于所有触发器时，它们输入端的状态都未改变。

所有触发器时，它们输入端的状态都未改变。

2）F1按按Q0原来的状态翻转，原来的状态翻转，F2按按Q1原来的状态翻原来的状态翻转，转，F3按按Q2原来的状态翻转，同时，输入端的原来的状态翻转，同时，输入端的代码存入代码存入F0，总的效果是寄存器的代码依次右，总的效果是寄存器的代码依次右移一位。

例如在四个移一位。

例如在四个CP周期内输入代码依次为周期内输入代码依次为1011，移位情况如状态表。

，移位情况如状态表。

第六章时序逻辑电路第六章时序逻辑电路6.3常用的时序电路分析（常用的时序电路分析（移位寄存器移位寄存器）13可见，经过可见，经过4个个CP信号后，串行输入的四位信号后，串行输入的四位代码全部移入了移位寄存器，并在四个输出代码全部移入了移位寄存器，并在四个输出端得到并行输出代码。

利用移位寄存器可实端得到并行输出代码。

利用移位寄存器可实现代码的串行现代码的串行并行转换。

若再加并行转换。

若再加4个个CP信信号，寄存器中的四位代码还可以从串行端依号，寄存器中的四位代码还可以从串行端依次输出。

次输出。

用用JK触发器构成的移位寄存器触发器构成的移位寄存器1415为便于扩展逻辑功能和增加使用的灵活性，在定型生产的移位寄存器集成电