PCB布局布线.docx

PCB布局布线.docx

《PCB布局布线.docx》由会员分享，可在线阅读，更多相关《PCB布局布线.docx（111页珍藏版）》请在冰豆网上搜索。

PCB布局布线

1、PCB布局布线

2、信号线，假如速度大于100MHz，那么一根信号线上的过孔最好不要超过两个，过孔不能太小，一样，10个mil的孔径即可。

 地的过孔，适当的多一些会减少地回路和阻抗。

放的原那么是就进器件。

3、高速设计不用分数字地和模拟地。

4、参考0.15×线宽（mm）=A，这时最大电流。

设计时候不能用熔断电流做预算。

如此确实是铜线的截面积。

5、一样高速设计在30MHz的速度，就要考虑对电路进行仿真了。

在线问答：

关于本次在线座谈如有问题，可点击那个地点连续提问！

[主持人：

ChinaECNet]

各位听众〔网友〕，上午好！

欢迎参加中电网在线座谈。

今天，我们有幸邀请到ADI公司的专家就〝新型改进的高速印制电路板〔PCB〕布线实践指南〞举行在线座谈。

在座谈中，您可就您关怀的问题与ADI公司的专家在线进行直截了当、实时的对话交流。

中电网衷心期望通过大伙儿的共同努力，不仅能够增进各位听众〔网友〕对〝新型改进的高速印制电路板〔PCB〕布线实践指南〞的了解和把握，而且能够为大伙儿事业的进展带来裨益。

[2020-1-610:

10:

40]

[问：

qizhi_liu]

关于一个采集卡使用多个高速ADC芯片的设计，一样应分别把其AGND和DGND分别连到一起或平面，然后再把二者连接到一起。

我们的问题是，当不是一个卡上的多个ADC，而是多个带有独立ADC的采集卡时，假如安排各自的AGND和DGND平面，假如最后连接各卡的AGND和DGND平面？

感谢！

[答：

Fountain]

关于高速电路设计，不建议划分模拟地和数字地；关于周密的应用，最好从背板开始划分AGNDandDGND，不同的板卡的模拟部分和数字部分分别接到背板的模拟or数字部分，最后单点共地 

[2020-1-610:

31:

53]

[问：

st168]

您好！

请问在设计一块高速的电路板时，在布线方面需要注意那些事项？

如何布线减小电磁干扰？

[答：

Neil]

关于高速电路板的设计要注意各种寄生参数，关于高速信号线而言要尽量走的短一些，且要走直线，关于差分的高速信号线，要注意紧耦合和走线等长的问题，关于高速信号线还要注意不同模型的区别，我们的幻灯片有介绍关于RF信号线如何走，以及如何设计RF板，能够考虑用地屏蔽的方法来减小电磁干扰。

[2020-1-610:

32:

39]

[问：

zdwupk]

我从事外表的设计，有时候焊接的印制板会显现一些惊奇的现象，比如说振铃现象，但不是每块电路都会显现，还有确实是同一个电路不同的人设计参数就需要进行调整。

怀疑是印制板设计不合适造成的，期望能够得到贵公司的设计体会。

[答：

Chilann]

Ithinkthisisduetothevariationininductanceonthesolderpointattheamplifieroutput.Sometimes,evenputtingalittlemoresoldercanchangetheinductanceinthefeedbackpin,thusaffectingtheperformanceofthefilter,ormaybeyouareusingastandardpinoutboardathighspeedwhichisnotmaximizedforlowdistortionperformance.

IsuggestdoingasimulaioninMultiSim,adjustinductanceattheoutputleadcanseewhetheryouareseeingthesamethingforthecurrentboardyouareusing.

Iamalsocurious,whichevaluationboardareyouusing?

Wedohavenewevaluationboardsthatwehaveminimizedthecapacitiveandinductiveeffect.Youcangotoourproductpageanalog/eval-fltrtocheckitout.Youmayalsowannaconsiderourlowdistotionampswiththelowdistortionpinoutboard.

Regards,

Chilann

Regards,

Chilann

[2020-1-610:

34:

25]

[问：

weizj1]

请问，使用高速模拟开关比如ADG751，如何排除开关接通和断开导致的过冲、下冲和振铃？

一直没查到这方面的资料，评估版的电路差不多上直截了当把开关两端连接信号的。

[答：

Yonghua]

您好，你能够使用电路等效模型来分析，开关的等效模型，系统的等效模型，线路的电感，电容等效模型。

一样来说，减小线路的电感特性能减小开关开通，关断的过冲等，感谢！

[2020-1-610:

37:

55]

[问：

crown1021]

减小寄生电容有一种方法是去掉地平面，而减小寄生电感有一种方法是使用地平面，这两者之间如何样选择，才能达到最优？

感谢 

[答：

Nicolle]

这要紧看哪个参数会对电路性能引起更大的阻碍。

需要看具体的情形。

[2020-1-610:

40:

49]

[问：

wdyjz]

为AD专门开发的multisim和NI的multisim里面有多大的差别？

ADI公司的元件库一样吗？

[答：

Raven]

专门为ADI开发的版本元件库会更全，只是专门为ADI开发的那个版本不能导入新器件。

[2020-1-610:

42:

48]

[问：

xiaoxiaowcf]

除了用multisim进行仿真，还有没有其他的好用的仿真软件。

[答：

Raven]

事实上仿真软件有专门多，只是multisim是我们举荐的软件，因为专门多现成的器件都在里面有库，您能够直截了当调用 

[2020-1-610:

43:

41]

[问：

linbizhong]

高速PCB与一般的PCB有什么不一样？

假如设计不可靠，会有什么问题吗？

什么样的PCB叫高速PCB?

[答：

Neil]

举个简单的例子，一样高速PCB差不多上多层板，因为除了要考虑将所有的信号线都走下外，还要考虑电路板要有单独的电源平面和地平面，关于高频电路板，电源和地是同等重要的。

在高速PCB走线中，要还考虑阻抗匹配的问题，且对高速PCB而言，寄生参数的阻碍是专门大的。

假如向设计一般低频PCB板一样来设计高速PCB板，就会阻碍电路性能，达不到预期的要求，假如您的电路板需要处理的信号是高频信号，那您设计的电路板确实是高速PCB。

[2020-1-610:

43:

59]

[主持人：

ChinaECNet]

我们差不多进入问答时期假如听众想重温演讲或内容能够点击下面〝回忆演示〞重看演讲。

[2020-1-610:

46:

56]

[问：

hutiansheng]

主持人您好：

专门快乐有机会参见提问。

1.请问PCBtrack线在高频电路的设计技巧〔如何走线，走线结构等）

2.一个系统中有或是一个PCB板上要容纳功率电路〔50A，220V〕，模拟电路，数字操纵电路〔CPU等〕，小信号检测电路，多路传感器信号处理电路，DC/DC,V/F变换，要求用双层板绘制，有无切实可行的技巧，请详细指点。

感谢 

[答：

Fountain]

1〕关于高频布线，不建议划分模拟地及数字，因为关于高速设计，寄生参数比较丰富，假如划分不行，容易造成电流回路的改变，因为布线的全然原那么是让回路电流最小

2〕PCB的划分要紧是把模拟、数字、时钟、大功率器件的布局分开，假如只有两层板，假如系统精度要求不高/速度又不高的话，可能还将就能够同意，然而精度少高就难以满足；建议模拟电路离其他电路远些，同时板子的空白地点一定要布上地，模拟与数字的连接部分的数据线上面加上0欧姆的电阻 

[2020-1-610:

47:

58]

[问：

hfxin2001]

你好，第45页的语音说明是否有无？

A和B图差不多上使用探头地环线测试的吧，引起差异的缘故仅是R\C布局不同造成的吧？

[答：

Raven]

A图是使用示波器探头的地线，夹在地上测试的结果，B图是探头直截了当用旁边的地靠在地平面上的结果。

您能够参考44图。

[2020-1-610:

48:

36]

[问：

sdhdshang]

有一块4层板，层叠次序如下：

信1－－地－－电源－－信2，但有好几组电源，有3.3V,5V,12V,-12V等,这么多电源在电源层上分隔不了时，该如何分配它们？

[答：

Yonghua]

你能够在电源层布比较粗的走线通过过孔到各个需要供电的芯片，在各个芯片的电源管脚处加去藕电容。

在电源的产生出加较大的滤波电容。

电源的回路尽量短，电流越大，相应电源的走线越粗。

感谢！

[2020-1-610:

48:

40]

[问：

crown1021]

减小寄生电容有一种方法是去掉地平面，而减小寄生电感有一种方法是使用地平面，这两者之间如何样选择，才能达到最优？

[答：

Chilann]

Hi,

Thisisaverygoodquestion.Wewereworkingonthatonouractivefilterevaluationboards.Accordingtoourexperience,itwasatrialanderrorprocedureintheboardlayout.

Inourfirstiterationofthefilterboardlayout,weremovedthewholegroundplaneunderthechips,theresistorsandcapacitorsthatwereusedwiththeamplifiers.Wedidn"tyieldverygoodresult,becausewesawinductanceathighfrequencies.

Wethenremovedonlythegroundplaneunderthechipanditslead.Theresultwasitreducedtheinductanceeffectathighfreuenciesandimprovedcuttofffrequency.

WeinvestigatedwhyunderMultimSim,anditturnsoutitwastheparasiticinductanceatoneoftheresistorthatleadtothedegradationinperformance.

Therefore,Isuggestthebestthingforyoutodoisdoaddparasiticsatdifferentnodesatyourcircuit,seethedegradationofperformanceinsimulation.Accordingtothoseinformation,youcandecidewhereisbesttocutoffgroundplane.Youmayneedtodoaseconditeration.Ihopethishelps.

Regards,

Chilann 

[2020-1-610:

48:

46]

[问：

liushangqing]

关于高速印制电路板中的电阻匹配问题如何处理？

[答：

Nicolle]

如幻灯片中介绍的，假如使用微带线或带状线传输，需要考虑线宽，线厚，线间距等参数。

另外，有时需要增加一些阻抗匹配的网络，通常器件的数据手册会给出一些举荐的元件取值，也能够依照smith圆图来进行运算。

[2020-1-610:

49:

19]

[问：

hyjhuhuan]

我想咨询以下ad7656布线的问题？

需要注意那些，有demo吗 

[答：

Fountain]

AD7656有评估板和PCB布线的pdf文件，你能够从ADI网站上下载analog；AD7656要求的去耦电容较大，一样每个AVCC都要加上10uF和0.1uF,举荐你用AD7656-1，与AD7656管脚兼容，不需要专门注意去耦； 

[2020-1-610:

51:

19]

[问：

yangji19861125]

什么缘故在电源引脚通常选用0.1uF和10uF共同使用，什么缘故不用其他？

[答：

Raven]

这两个电容式用来滤除电源上的噪声的，使用0.1uF和10uf

的能够滤掉更宽频带的噪声。

您能够参考15～18页的内容 

[2020-1-610:

52:

13]

[问：

crown1021]

请问高速PCB设计目前要紧使用哪些EDA软件？

各有何特色？

ADI举荐使用哪种设计工具？

感谢 

[答：

Raven]

我们举荐您使用ADI版本的multisim，您能够免费下载。

[2020-1-610:

53:

33]

[主持人：

ChinaECNet]

各位观众，现在用户提问专门积极，专家正在逐一回答。

请耐心等待您问题的答案，同一问题请不要多次提交。

[2020-1-610:

54:

16]

[问：

steven_wgq]

在高速通信中，如何对差分信号进行布线？

有什么需要专门注意的吗？

[答：

Raven]

差分线最好等长，走线的时候要等间距，尽量幸免过孔，走线邻近最好不要有强干扰的器件为最好。

[2020-1-610:

54:

45]

[问：

xl_cumt]

如何解决ADC和DAC电源上太多的ＥＭＩ噪音？

这种噪音既阻碍自身的性能，又对外阻碍其它的单元。

[答：

David]

DC-DC由于结构上的缘故，噪声比较大，尽管输出会作滤波，但仍旧会对模拟电路造成阻碍，尽量使用LDO低噪声的电源。

[2020-1-610:

54:

53]

[问：

liushangqing]

一样情形下，寄生电感的要紧来源在于走线的长度和宽窄,那么减小寄生电感的时候是不是要考虑使用地平面?

[答：

Chilann]

Yes. 

[2020-1-610:

55:

02]

[问：

seminarryl]

在电路板尺寸固定的情形下，假如设计中需要容纳更多的功能，就往往需要

提高PCB的走线密度，然而如此有可能导致走线的相互干扰增强，同时走线过细也

使阻抗无法降低，请问在高速〔>100MHz）高密度PCB设计中有哪些技巧?

[答：

Nicolle]

走线之间的干扰，在设计高速高密度PCB时需要专门注意的，因为它对时序与信号完整性有专门大的阻碍。

因此，即使是PCB尺寸和形状有限制的情形下，一些差不多的布线原那么依旧要尽量遵守。

比如：

1.操纵走线特性阻抗的连续与匹配。

2.走线间距的大小。

一样常看到的间距为两倍线宽。

能够透过仿真来明白走线间距对时序及信号完整性的阻碍，找出可容忍的最小间距。

不同芯片信号的结果可能不同。

3.选择适当的端接方式。

4.幸免上下相邻两层的走线方向相同，甚至有走线正好上下重迭在一起，因为这种串扰比同层相邻走线的情形还大。

5.利用盲埋孔来增加走线面积。

然而PCB板的制作成本会增加。

在实际执行时确实专门难达到完全平行与等长，只是依旧要尽量做到。

除此以外，能够预留差分端接和共模端接，以缓和对时序与信号完整性的阻碍。

[2020-1-610:

55:

16]

[主持人：

ChinaECNet]

欢迎大伙儿参加ADI在线座谈，为鼓舞各位网友的积极参与和对ADI公司的支持，本次研讨会ADI公司会从大伙儿的提问中选出三条杰出问题，并发放ADI公司精美礼品，欢迎大伙儿积极参与！

[2020-1-610:

55:

28]

[问：

topone]

系统始终假如在几十M，甚至上百M的应用，请问使用ADC时，是否有必要隔离数字地和模拟地？

假如有多片ADC，相隔较远，如何样隔离比较妥当？

[答：

Yonghua]

关于高频PCBlayout，我们举荐是就近打过孔接入地平面，如此能够减小线路的电感效应。

多片ADC也是一样，就近接地，感谢！

[2020-1-610:

55:

52]

[问：

sheldon]

减小寄生电容需要去掉焊盘下的地，而减小寄生电感那么需要地平面，如何平稳这两者的矛盾？

[答：

Chilann]

Hi,

Thisisaverygoodquestion.Wewereworkingonthatonouractivefilterevaluationboards.Accordingtoourexperience,itwasatrialanderrorprocedureintheboardlayout.

Inourfirstiterationofthefilterboardlayout,weremovedthewholegroundplaneunderthechips,theresistorsandcapacitorsthatwereusedwiththeamplifiers.Wedidn"tyieldverygoodresult,becausewesawinductanceathighfrequencies.

Wethenremovedonlythegroundplaneunderthechipanditslead.Theresultwasitreducedtheinductanceeffectathighfreuenciesandimprovedcuttofffrequency.

WeinvestigatedwhyunderMultimSim,anditturnsoutitwastheparasiticinductanceatoneoftheresistorthatleadtothedegradationinperformance.

Therefore,Isuggestthebestthingforyoutodoisdoaddparasiticsatdifferentnodesatyourcircuit,seethedegradationofperformanceinsimulation.Accordingtothoseinformation,youcandecidewhereisbesttocutoffgroundplane.Youmayneedtodoaseconditeration.Ihopethishelps.

Regards,

Chilann 

[2020-1-610:

56:

55]

[问：

qqwizard]

在高速板中,假如线长超过按（1/3-1/2）脉冲上升沿运算的线长时,如何布线.

在嵌入式系统中,假如地址和数据线较长,如何样保证线的等长?

感谢!

[答：

Lan]

假如线长超过按脉冲上升沿运算的频率换算的波长的1/8，就一定要按照传输线来设计。

模拟线按照50ohm匹配来做，数据线在源端串小电阻。

电阻值最好等于线特点阻抗，但远端一样不加匹配电阻

所有数据线过孔数量相等，长度做等长。

时钟线等长或依照需要做延长或缩短

[2020-1-610:

57:

10]

[问：

wgz2020]

基于多通道及速度的缘故我选择了贵公司的AD7731作为电子秤的AD，用了共三片，设计时按照英文文档上举荐的电路搞的原理图，PCB设计时也参照了相关的要点，比如滤波，分割地，一点连接等，然而现在误差专门大，是不是我选的那个AD用于电子秤不太合适呢？

多片AD的接地策略是什么 

[答：

Fountain]

电子秤的设计举荐使用AD7190，目前是业界最低噪声的ADC；假如差不多使用了AD7731，举荐你参考AD7731的评估板pdf文档，来确定模拟地与数字地如何划分（AD7705EVB）也可；关于多片ADC的接地问题，在没有过多体会的情形下，建议你多留几个接地焊点进行测试，选最优的 

[2020-1-610:

57:

28]

[主持人：

ChinaECNet]

欢迎大伙儿参加ADI在线座谈，为鼓舞各位网友的积极参与和对ADI公司的支持，本次研讨会ADI公司会从大伙儿的提问中选出三条杰出问题，并发放ADI公司精美礼品，欢迎大伙儿积极参与！

[2020-1-610:

58:

40]

[问：

steven_wgq]

在最近设计的双层板中，时钟电源有去耦电容，但是PCB上的电源依旧被时钟所干扰，是不是由于顶层的电源走线通过底层时钟芯片的缘故？

[答：

David]

有可能是。

时钟的边沿比较陡，容易干扰到别的信号线。

您能够先把该电源线断开，看问题是否还存在。

[2020-1-610:

59:

02]

[问：

Andrew_yukai]

请问，在高速布线时，蛇形线的应用需要注意哪些问题？

[答：

Neil]

专门多时候走蛇形线是为了滤波，阻抗匹配的问题，因此要注意蛇形走线是不是与你要匹配的信号线等长的问题，还要考虑蛇形走线所引进的分布参数问题。

[2020-1-610:

59:

15]

[问：

topone]

请问关于重的负载，电流在1A左右，将电源芯片放在PCB正面和背面除了生产上焊接和调试时点接测试点不便之外，还有没有什么其他的负面阻碍，专门是对信号质量有没有什么阻碍？

假如不是电源，而是其他芯片呢？

如SDRAM,FLASH等等呢？

[答：

Yonghua]

可不能有什么阻碍，只要你在设计电源时保证回路短就能够了，另外PCB的走线保证能通过1A的电流。

其他芯片也一样，正反面可不能有区别的！

感谢！

[2020-1-611:

01:

34]

[问：

suenlei]

如何在布线中保持两个通道信号传输的相位一致性？

比如，两个通道相位抖动不超过50PS？

[答：

Fountain]

最差不多的要求自然是等长等形，关于器件的选择一定选择多通道在同一个封装的，如此能够保持相位的一致性；而关于jitter，看你的应用像是时钟，举荐你使用AD9518，附加抖动差不多上225fs;Channel-to-channelskewpairedoutputs<10ps 

[2020-1-611:

02:

00]

[主持人：

ChinaECNet]

欢迎大伙儿参加ADI在线座谈，为鼓舞各位网友的积极参与和对ADI公司的支持，本次研讨会ADI公司会从大伙儿的提问中选出三条杰出问题，并发放ADI公司精美礼品，欢迎大伙儿积极参与！

[2020-1-611:

02:

37]

[问：

老刘1968]

高速印制板布线的本卷须知和一样规那么？

〔常识性和规律性的〕

如何利用好多层板进行高速印制板布线？