胡越明版计算机组成原理课件第三章.ppt

胡越明版计算机组成原理课件第三章.ppt

《胡越明版计算机组成原理课件第三章.ppt》由会员分享，可在线阅读，更多相关《胡越明版计算机组成原理课件第三章.ppt（62页珍藏版）》请在冰豆网上搜索。

第第3章章存储系统存储系统3.3高速缓冲存储器高速缓冲存储器3.2存储系统的构成存储系统的构成3.1存储器的构成存储器的构成3.4虚拟存储器虚拟存储器3.1存储器的构成构成主存储器的基本元件是存储器芯片，半导体存储器中，访问数据时应当能够快速方便访问任何地址的内容。

这种存储器称为随机访问存储器（RAM），主存储器一般都是RAM。

存储芯片与其他部件的连接通过数据线，控制线和地址线进行3.1.1存储器芯片o半导体随机访问存储器芯片主要有静态存储器（SRAM）和动态存储器（DRAM）两种芯片此外还有只读存储器和相连存储器。

静态存储器芯片速度较高，但单位容量价格较高，动态存储器速度较慢，但单位容量价格较低1静态存储器o基本存储单元6管静态MOS存储单元读/写“0”BAT2T5T4T0T1I/OI/OT7T6T3BS0VBS1读/写“1”位/读出线位/读出线列选择线行选择线6管双向选择MOS存储电路T1T2工作管T3T4负载管T5T6X向门控管T7T8Y向门控管静态MOS存储器o将大量这样的MOS存储单元合起来可以构成一个存储单元阵列，用来存储大量信息。

在存储器芯片中包括存储体、读写电路、地址译码电路和控制电路等组成部分。

o存储体部分由大量的存储单元构成的阵列组成，阵列中有很多行和列，阵列中用一条行选通线和一条列选通线选择阵列中的单元。

o行选通线选择一行中的存储单元，列选通线对列进行选择，被行和列选择的存储单元才进行一个数据位的读写操作。

o列选通线是数据写入线也是数据读出线，有一个数据读写电路。

o地址译码器将二进制地址码转换成驱动读写操作的选通线。

地址译码采用双译码方式，输入地址信号分两部分送入两个译码器，分别产生行选通信号和列选通信号。

o数据驱动电路对读写的数据进行读写放大，增强信号的强度。

X0X1存储单元阵列存储单元阵列存储单元阵列X向驱动器I/O电路n位X向地址DBUS静态存储器（RAM）芯片结构控制电路OEWECSX向地址译码器Y0Y1m位Y向地址Y向地址译码器Y向驱动器静态MOS存储器o存储器芯片中的控制电路用于控制芯片的操作。

根据外部提供的控制信号进行控制，外部提供的控制信号如读写控制、片选控制、输出控制等oWE*读写控制信号指定操作的方式oCS*片选控制信号表示允许芯片工作oOE*输出控制信号表示允许芯片输出数据o*表示信号低电平有效，也可以用#或上面加横线表示存储芯片的逻辑结构o存储器的容量特征表示为字数与位数的乘积，字数代表存储器芯片中存储阵列的规模，位数表示数据宽度，就是阵列数量。

o例如：

一个32行32列的存储阵列的存储芯片的字数为32*32=1024，数据宽度为4位，则存储芯片逻辑上表示为1024*4=1K*4o存储器芯片的字数影响到芯片所需的地址线数量，数据宽度对应芯片的数据线数量，一个1K*4存储器有10条地址线和4条数据线1K=2的10次方，所以地址线为10，数据宽度每个对应一条数据线。

静态MOS存储器读操作的过程o1、外部电路驱动芯片的地址线，将需要读取的数据的二进制地址送入存储器芯片o2、将WE*控制信号置于高电平，表示读操作，将CS*和OE*置于低电平o3、存储器芯片开始读操作，然后驱动数据输出线，将存储的数据输出。

oCS*和OE*置于低电平使得两个信号有效，CS*使得芯片被选中，开始读操作；OE*信号有效使得数据能够输出被外部电路读取。

静态MOS存储器写操作的过程o1、外部电路驱动芯片的地址线，将需要写入的数据的二进制地址送入存储器芯片o2、外部电路驱动数据线，将需要写入的数据送入存储器芯片o3、将WE*和CS*控制信号置于低电平，将和OE*置于高电平oWE*信号置于低电平使得芯片进行写操作，CS*使得芯片被选中，开始写操作；经过一段延迟后，数据线上的数据信号就写入到地址线信号所指定的存储位置上。

DCDCST1数据线字选择线单管动态存储电路2动态存储器DRAM刷新相关概念oDRAM靠电容电荷存储信息。

电容电荷容易泄漏，需定期补充电荷以保持信息不变，补充电荷的过程称为刷新过程o泄漏完毕之前如不能补充电荷，存储信息发生丢失，信息存储到信息泄漏完毕之间必须完成刷新过程，称为最大刷新周期，o从上一次对存储器刷新结束到下一次对整个存储器刷新结束所需要的时间称为刷新周期，刷新一块芯片所需的刷新周期数由芯片矩阵的行数决定。

3半导体只读存储器（ROM）o只读存储器，断电后信息仍能保持；用于存储固定不变的程序、数据，如OS的内核、诊断程序等。

按制造工艺的不同又分为：

oROM：

掩模式ROM，厂家写内容。

oPROM：

可编程ROM，用户写只能写一次。

oEPROM：

紫外线可擦除可编程的ROM。

oEEPROM：

电可擦除可编程的ROM。

1.掩模掩模ROM（MROM）行列选择线交叉处有行列选择线交叉处有MOS管为管为“1”行列选择线交叉处无行列选择线交叉处无MOS管为管为“0”2.PROM（一次性编程一次性编程）VCC行线行线列列线线熔丝熔丝熔丝断熔丝断为为“0”为为“1”熔丝未断熔丝未断3.EPROM（多次性编程多次性编程）可擦写可擦写PROM紫外线全部擦洗紫外线全部擦洗基片源极-漏极电极导体二氧化硅控制栅极4.EEPROM（多次性编程多次性编程）电可擦写电可擦写局部擦写局部擦写全部擦写全部擦写5.FlashMemory（闪速型存储器闪速型存储器）比比EEPROM快快EPROM价格便宜价格便宜集成度高集成度高EEPROM电可擦洗重写电可擦洗重写具备具备RAM功能功能EPROMo高压写入紫外线光照擦除编程器紫外线擦除器3.1.2存储器的基本组织存储器芯片的容量是有限的，它在字数或字长方面与实际存储器的要求都有很大差距，所以要在字向和位向两方面进行扩充，才能满足实际存储器的容量要求。

中央处理器对存储器进行读写操作时，首先由地址总线给出地址信号，然后要发出有关进行读操作或写操作的控制信号，最后在数据总线上进行信息交换，因此，存储器同CPU处理器连接时，要完成：

地址线的连接数据线的连接控制线的连接。

主存储器与CPU的连接o地址线的连接o数据线的连接o控制信号线的连接o存储扩展主存储器与CPU的连接D0,D1WEACS2K2D0D1A10-0MREQ#R/W#CPUD1D0存储器扩展o字长扩展（数据总线扩展）n各芯片并行工作o字数扩展（地址总线扩展）n同一时刻仅一芯片工作字长（位）扩展（DBUS）2Kx2-2Kx8A10-0D1D0D7D6A10-0MREQ#R/W#CPUD7D0一个存储系统容量为N位，若使用k位的芯片，k32Kx8A14-13A12-02-4译码ramsel4ramsel2ramsel1ramsel0OE#D7D0D7D0D7D0D7D0一个存储系统容量为M，若使用容量l的芯片，l32Kx32112-4译码100100A14-13A12-0A12-0OE#MREQ#R/W#CPUD31D0D31D0D31D0D31D0D31D0WEACS8Kx84片DWEACS8Kx84片DWEACS8Kx84片DWEACS8Kx84片D一个存储系统容量为M*N位，若使用l*k位的芯片，lM,kN，共需要（M/l）*（N/k）个芯片芯片表示的主存空间8位12342048个存储单元D7D6D1D08位8K8K8K8K1234D7D6D1D0地址01232767AddressAddress各芯片地址范围8位8K8K8K8K1234D7D6D1D0A14A13A12A00000.00011.10100.00111.11000.01011.11100.01111.1例例11设有32片256K1位的SRAM芯片

（1）采用位扩展方法可构成多大容量的存储器？

（2）该存储器需要多少字节地址位？

（3）画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ#和R/W#。

解：

256K*1位SRAM芯片包含18根地址线

（1）32片256K1位的SRAM芯片可构成256K32位的存储器。

（2）如采用32位字编址方式，则需要18条地址线，因为218=256KWord。

如果采用的字节编址方式，则需要20条地址线，因为220=1024Kbyte。

A17-0D31D2D1D0WEACS256K1DWEACS256K1DWEACS256K1DWEACS256K1DA17-0MREQ#R/W#CPUD31D0例例22设有若干片256K8位的SRAM芯片，问：

（1）采用字扩展方法构成2048KB存储器需多少片SRAM芯片？

（2）该存储器需要多少字节地址位？

（3）画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ#和R/W#。

解：

256K*8位SRAM芯片包含18根地址线

（1）该存储器需要2048K/256K=8片SRAM芯片；

（2）需要21条地址线，因为221=2048K，其中高3位经过译码器输出后用于芯片选择,低18位作为每个存储器芯片的地址输入。

（3）该存储器与CPU连接的结构图如下。

A20-18A17-0111译码器010001000OE#D7D0WEACS256K8DWEACS256K8DWEACS256K8DWEACS256K8DA20-0MREQ#R/W#CPUD7D0D7D0D7D0D7D0例例33设有若干片256K8位的SRAM芯片，问：

（1）如何构成2048K32位的存储器？

（2）需要多少片RAM芯片？

（3）该存储器需要多少字节地址位？

（4）画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ#和R/W#。

解：

256K*8位SRAM芯片包含18根地址线

（1）采用字位扩展的方法。

（2）需要（2048/256）x（32/8）=32片SRAM芯片。

（3）2048Kx32bit=221x4byte=223byte故需要23根地址线o首先进行位扩展，构成32bit需要4片256K*8bit芯片，4片构成一组。

o按照新构成的存储组进行字扩展，需要2048/256=8组o字扩展中的各个部件串行工作，需要片选，利用3-8译码器进行片选即可。

A22-20A19-0ramsel7译码器ramsel2ramsel1ramsel0OE#D31D0D31D0D31D0D31D0WEACS256Kx84片DWEACS256Kx84片DWEACS256Kx84片DWEACS256Kx84片DA22-0MREQ#R/W#CPUD31D0存储速度指标包括访问时间、访问周期时间和带宽存储速度指标包括访问时间、访问周期时间和带宽存储器周期时间存储器周期时间：

从一次启动存储器操作到操作完成后可启动下一：

从一次启动存储器操作到操作完成后可启动下一次操作的时间，次操作的时间，是是连续两次独立的存储器操作连续两次独立的存储器操作（读或写）所需的（读或写）所需的最小间隔时间最小间隔时间访问时间访问时间：

从启动访问存储器的操作到操作完成的时间。

从启动访问存储器的操作到操作完成的时间。

存储器的周期时间一般比访问时间长存储器的周期时间一般比访问时间长带宽带宽为存储器在连续访问时的数据吞吐速率。

单位每秒钟访问的字为存储器在连续访问时的数据吞吐速率。

单位每秒钟访问的字节数节数3.2.1提高存储器工作速度的技术提高存储器工作速度的技术提高存储器工作速度的技术主要有芯片技术和结构技术两个方面提高存储器工作速度的技术主要有芯片技术和结构技术两个方面3.2存储系统的构成相联存储器：

相联存储器：

按内容进行访问的存储器，又称为按内容寻址的存储按内容进行访问的存储器，又称为按内容寻址的存储器。

器。

其格式为其格式为（Key,DATA），），KEY是地址，是地址，DATA是读写信息。

是读写信息。

相联存储器的基本原理相联存储器的基本原理是把存储单元所存内容