数字时钟电路.docx
《数字时钟电路.docx》由会员分享，可在线阅读，更多相关《数字时钟电路.docx（22页珍藏版）》请在冰豆网上搜索。
数字时钟电路
摘要之马矢奏春创作
创作时间：
贰零贰壹年柒月贰叁拾日
数字钟是一种用数字电路技术实现日、时、分、秒计时的装置，与传统的机械式时钟相比，具有更高的准确性和直观性，且无机械传动装置，具有更更长的使用寿命，因此得到了广泛的使用。
小到人们日常生活中的电子手表，大到车站、码头、机场等公共场合的大型数显电子钟。
本课程设计要用通过简单的逻辑芯片实现数字时钟。
要点在于用555芯片连接成输出1000秒的多谐振荡器，然后经过74LS90构成的分频器输出1HZ的秒脉冲,用74LS160（10进制计数器）连接成60和24进制的计数器,再通过七段数码管显示，外加上校时电路，整点报时电路即构成了简单数字钟。
扩展电路可实现定点报时功能。
关键字：
多谐振荡器；分频器；计时电路；闹钟电路；校时电路；整点报时电路
1设计内容及要求
设计目的
使学生对电子的一些相关知识有感性认识，加深电类有关课程的理论知识；；掌握电子元件的焊接、电气元件的装置、连线等基本技能，培养学生阅读电气原理图和电子线路图的能力。
并在生产实践中，激发学生动手、动脑、勇于创新的积极性，培养学生严谨、认真、踏实、勤奋的学习精神和工作作风，为后续专业课程的学习打下坚实的基础。
设计内容和要求
（1）稳定的显示时、分、秒。
（要求24小时为一个计时周期）
（2）当电路发生走时误差时，要求电路有校时功能。
（3）电路有整点报时功能。
报时声响为四低一高，最后一响高音正好为整点。
（1）闹钟功能
2系统总体设计方案
2.1数字时钟的组成
数字电子钟的电路由秒脉冲发生器、分秒计数器、74LS90（二—五—十进制加法计数器）、74LS85（比较器）、时间译码及控制门，555定时器，七段数码管等构成。
它由多谐振荡器、分频器、计数器、译码器、显示器、报时电路、校时电路和闹钟电路组成。
多谐振荡器发生的信号经过分频器作为秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器显示时间。
分频器能将多谐振荡器发生的1kHZ的脉冲分为500HZ和1HZ。
2.3基本逻辑功能框图
图1数字时钟基本逻辑功能框图
3器件选择
3.1555集成定时器
555集成定时器由五个部分组成：
1、基本RS触发器：
由两个“与非”门组成
2、比较器：
C1、C2是两个电压比较器
3、分压器：
阻值均为5千欧的电阻串联起来构成分压器，为比较器C1和C2提供参考电压。
4、晶体管开卷和输出缓冲器：
晶体管VT构成开关，其状态受
端控制。
输出缓冲器就是接在输出端的反相器G3，其作用是提高定时器的带负载能力和隔离负载对定时器的影响。
555芯片内部结构图如下：
图2555芯片内部结构图
其逻辑功能表如下：
表1555定时器功能表
阈值输入（UI1）
触发输入（UI2）
复位（RD）
输出（U0）
放电管VT
×
×
0
0
导通
<2/3VCC
<1/3VCC
1
1
截止
>2/3VCC
>1/3VCC
1
0
导通
<2/3VCC
>1/3VCC
1
不变
不变
其引脚图如下：
图3555定时器引脚图
逻辑符号如下：
图4555逻辑符号图
3.274LS160
74LS160为十进制同步加法计数器
逻辑功能描述如下：
由逻辑图与功能表知，在CT74LS160中LD为预置数控制端，D0-D3为数据输入端，C为进位输出端，Rd为异步置零端，Q0-Q3位数据输出端，EP和ET为工作状态控制端。
当Rd=0时所有触发器将同时被置零，而且置零操纵不受其他输入端状态的影响。
当Rd=1、LD=0时，电路工作在预置数状态。
这时门G16-G19的输出始终是1，所以FF0-FF1输入端J、K的状态由D0-D3的状态决定。
当RC=LD=1而EP=0、ET=1时，由于这时门G16-G19的输出均为0，亦即FF0-FF3均处在J=K=0的状态，所以CP信号到达时它们坚持原来的状态不变。
同时C的状态也得到坚持。
如果ET=0、则EP不管为何状态，计数器的状态也坚持不变，但这时进位输出C等于0。
当RC=LD=EP=ET=1时，电路工作在计数状态。
从电路的0000状态开始连续输入10个计数脉冲时，电路将从1001的状态返回0000的状态，C端从高电平跳变至低电平。
利用C端输出的高电平或下降沿作为进位输出信号。
逻辑功能表如下：
表274LS160逻辑功能表
CP
EPET
工作状态
×
0
×
××
置零
1
0
××
预置数
×
1
1
01
坚持
×
1
1
×0
坚持（但C=0）
1
1
11
计数
其引脚图如下：
图574LS160引脚图
逻辑功能示意图如下：
图674LS160逻辑功能示意图
3.3LED显示屏
LED是发光二极管LightEmittingDiode的英文缩写。
LED显示屏是由发光二极管排列组成的一显示器件。
它采取低电压扫描驱动，具有：
耗电少、使用寿命长、成本低、亮度高、故障少、视角大、可视距离远、规格品种全等特点。
目前LED显示屏作为新一代的信息传播媒体，已经成为城市信息现代化建设的标记。
管脚１２３４分别接输出段的Ｑ０、Ｑ１Ｑ２、Ｑ３．图形显示如下图所示：
图7LED图形显示图
3.44位十进制同步可逆计数器74LS90
74LS90是异步二—五—十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。
通过分歧的连接方式，74LS90可以实现四种分歧的逻辑功能；而且还可借助R0
（1）、R0
（2）对计数器清零，借助S9
（1）、S9
（2）将计数器置9。
其具体功能详述如下：
（1）计数脉冲从CP1输入，QA作为输出端，为二进制计数器。
（2）计数脉冲从CP2输入，QDQCQB作为输出端，为异步五进制加法计数器。
（3）若将CP2和QA相连，计数脉冲由CP1输入，QD、QC、QB、QA作为输出端，则构成异步8421码十进制加法计数器。
（4）若将CP1与QD相连，计数脉冲由CP2输入，QA、QD、QC、QB作为输出端，则构成异步5421码十进制加法计数器。
（5）清零、置9功能。
异步清零
当R0
（1）、R0
（2）均为“1”；S9
（1）、S9
（2）中有“0”时，实现异步清零功能，即QDQCQBQA＝0000。
置9功能
当S9
（1）、S9
（2）均为“1”；R0
（1）、R0
（2）中有“0”时，实现置9功能，即QDQCQBQA＝1001。
其功能表如下：
表374LS90功能表
其引脚图如下：
图874LS90引脚图
其逻辑功能示意图：
图974LS90逻辑功能示意图
3.54位数值比较器74LS85
集成74LS85是4位数值比较器
可以用来比较两个4位二进制数A（A3A2A1A0）和B（B3B2B1B0）之间的大小。
其比较原理如下：
两个4位二进制的比较是从A的最高位A3和B的最高位B3开始，自高到低的逐位比较。
只有在高位相等时才需要比较低位。
若高位不相等，则两个数的比较结果直接由高位比较结果决定。
其功能表如下：
表474LS85逻辑功能表
其引脚图为：
图1074LS85引脚图
其逻辑功能示意图为：
图1174LS85逻辑功能示意图
4数字时钟的电路设计
4.1时钟振荡电路
4.1.1555多谐振荡器发生1KHz
多谐振荡器是一种能够发生矩形动摇的自激振荡器，也称矩形波发生器。
“多谐”指矩形波中除了基波成分外，还含有丰富的高次谐波成分。
多谐振荡器没有稳态，只有两个暂稳态。
在工作时，电路的状态在这两个暂稳态之间自动地交替变换，由此发生矩形波脉冲信号，经常使用作脉冲信号源及时序电路中的时钟信号。
因此，在此我们使用555定时器构成的多谐振荡器来发生1KHz的矩形脉冲信号。
4.1.2时钟信号发生电路
图12555构成的多谐振荡器
图13多谐振荡器工作波形图
用555定时器构成的多谐振荡器电路如图12所示：
图中电容C、电阻R1和R2作为振荡器的定时元件，决定着输出矩形波的正、负脉冲的宽度。
定时器的触发器输入端和阀值输入端与电容相连；集电极开路输出端接R1、R2相连处，用以控制电容C的充、放电。
电路接通电源的瞬间，由于电容C来不及充电Vc=0v，所以555定时器状态为1，输出Vo为高电平。
同时，集电极输出端对地断开，电源Vcc对电容C充电，电路进入暂稳态，此后，电路周而复始地发生周期性的输出脉冲。
多谐振荡器两个暂稳态的维持时间取决于RC充放电回路的参数。
暂稳态Ⅰ的维持时间，即输出Vo的正向脉冲宽度T1≈0.7（R1+R2）C；暂稳态Ⅱ的维持时间，即输出Vo的负向脉冲宽度T2≈0.7R2C。
因此，振荡周期T=T1+T2=0.7（R1+R2）C,振荡频率f=1/T。
正向脉冲宽度T1与振荡周期T之比称矩形波的占空比D，由上述条件可得D=（R1+R2）/（R1+2R2），若使R2>>R1，则D≈1/2，即输出信号为正负向脉冲宽度相等的矩形波（方波）
4.1.3时钟振荡电路的Multisim仿真
图14时钟振荡仿真电路
图15555多谐振荡发生1kHz仿真波形图
4.2分频器电路
分频器的功能主要有两个：
一是发生尺度秒脉冲信号；二是提供功能扩展电路所需要的信号，如仿电台报时用的1KHz的高音频信号和500KHz的低音频信号等。
因此，可以选用3片我们较熟悉的中规模集成电路计数器74LS90可以完成上述功能。
因每片为1/10分频，3片级联则可获得所需要的频率信号，即第1片QA端输出频率为500Hz,第2片QD输出为10Hz，第3片的QD端输出1Hz。
其分频器电路为：
图16分频器电路图
500HZ波形为：
图17500HZ波形图
1HZ波形为：
图181HZ波形图
4.3秒脉冲发生器电路
秒脉冲发生器为六十进制秒计数器。
它由两块中规模集成十进制计数器74LS160，一块组成十进制，另一块组成六进制。
组合起来就构成六十进制计数器，如图所示六十进制计数器。
六进制采取的是反馈清零法范围为0—5，当第六个脉冲到来的瞬间清零，构成六进制计数器。
秒脉冲发生器电路如下：
图19秒脉冲发生器电路
4.4分脉冲发生器电路
分脉冲发生器的设计为一60进制的计数器，由2片74LS160和1片74LS00组成，分计时电路的计数周期为60秒。
触发信号由秒脉冲信号发生器提供，当计数值为59时，下一次触发信号输入时，向前进位并对计数值清零同时开始下一个计数周期。
分脉冲发生器电路如下：
图20分脉冲发生器电路
4.5时脉冲发生器电路
在数字电子时钟中，时计时时钟周期都为24h，当触发信号输入时，计数器计数1，累计到23后，下一秒开始清零并向前进位，当计数值达到23时，下一个触发信号输入时，计数器清零同时开始进入下一个计数周期。
时脉冲发生器电路如下：
图21时脉冲发生器电路
4.6校时电路
数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采取正常计时信号与校正信号可以随时切换的电路接入其中。
下面以分校时电路说明其原理。
当开关断开时，秒十位进位脉冲和高电平经与非门输出为秒十位进位脉冲取反，校时脉冲和开关的另一端低电平经与非门输出为高电平，高电平和秒十位进位脉冲的取反脉冲经过与非门输出为秒十位进位脉冲，即进入分个位计数器脉冲为秒十位进位脉冲，为正常计时状态。
当开关闭合时，秒脉冲进位脉冲和低电平经过与非门为高电平，校时脉冲和高电平经过与非门输出为校时脉冲的取反，高电平和校时脉冲的取反经过与非门输出为校时脉冲，即进入分个位计数器脉冲为校时脉冲，进入校时状态。
时校时电路原理同分校时电路，此处不在介绍。
器件选择方面，与非门可选74LS00，在实际应用中须对开关的状态进行消除抖动处理，需加2个0.01uF的电容。
校时电路如下：
图22校时电路
4.7整点报时电路
实验要求为报时声响为四低一高，最后一响高音正好为整点。
前4次为低音500Hz，最后一声为高音1000Hz。
其主要原理如下：
4声低音（约500Hz）分别在59分51秒、53秒、55秒及57秒，最后一声高音（约1000Hz）发生在59秒，它们的持续时间为1秒。
59分用二进制码暗示为（01011001），51秒（01010001），53秒（01010011），55秒（01010101），57秒（01010111），59秒（01011001）。
当时间为59分51秒时，（分十位QC,分十位QA,分个位QD,分个位QA）=（1111），则反相器U7A输出为高电平，（秒十位QA,秒十位QC,秒个位QA）=（111）,则反相器U8A输出为高电平；秒个位QD=0，则U4A输出为高电平，U5A输出为500HZ波的反向波，则U6A输出频率为500HZ波，高电平和500HZ波经过U3A和U10A输出频率为500HZ的波，从而使蜂鸣器工作，为低音。
53秒、55秒、57秒与51秒时原理相同，不再重诉。
当时间为59分59秒时，（分十位QC,分十位QA,分个位QD,分个位QA）=（1111），则反相器U7A输出为高电平，（秒十位QA,秒十位QC,秒个位QA）=（111）,则反相器U8A输出为高电平；秒个位QD=1，则U4A输出为1kHZ波的反相波，U5A输出为高电平，则U6A输出频率为1KHZ的波，高电平和1KHZ的波经过U10A输出频率为1kHZ的波，从而使蜂鸣器工作，为高音。
其电路图为：
图23整点报时电路
报时时脉冲波形为：
图24报时时脉冲波形图
（1）
图25报时时脉冲波形图
（2）
由6片74LS85数据选择芯片串联，分别将时分秒的各个输出端依照从上到下接到每个85芯片的B3B2B1B0端，然后将85芯片各个A3A2A1A0接到一个双向开关，开关的另为两端分别接到高电平上与地线上。
当这样接入时，如果我们需要设定闹铃，就用85芯片连接的开关进行置数，当计时模块的输出端输出的数据与我们置入的数据相同就会从第一块85
芯片的OAEQB端口输出一个高电平，将这个高电平与蜂鸣器相连就会在那个时刻发生蜂鸣。
达到闹钟的功能。
电路图为：
图26闹钟功能电路图
闹钟工作时的波形为：
图27闹钟工作时的波形图
4.9数字时钟总仿真电路图
图28数字时钟总仿真电路图
5心得体会
5.1关于数字时钟的心得体会
通过对软件Multisim的学习和使用，进一步加深了对数字电路的认识。
在仿真过程中遇到许多困难，但通过自己的努力和同学的帮忙都一一克服了。
首先，在设计秒，分脉冲时钟电路是应用两片74LS160级联应用置数法设计一个60进制计数器，秒进位给分时，当显示59秒时，立即变成1分钟，冥冥之中少了一秒，后来经过比较清零法和置数法的分歧，此处使用清零法比较妥当，试验结果为59秒后下一个脉冲到来时才酿成1分钟。
调试时有的器件在理论上可行，但在实际运行中就无法看到效果，所以得换很多器件，有时无法找出错误便更换器件重新接线以使电路正常运行。
在设计时脉冲发生器电路时，多设计了一个小时，后来经队友指出改正。
同时，在最后仿真时，数字时钟电路所加的脉冲信号为1HZ脉冲信号，结果仿真结果反应很慢，后把频率加大为50HZ，而且在交互仿真设置中改变了部分初值，这才在短时间内就能看到全部结果。
这次课程设计是一次难得的锻炼机会，让我们能够充分利用所学过的理论知识还有自己的想象的能力，另外还让我们学习查找资料的方法，以及自己处理分析电路，设计电路的能力。
我相信是对我的一个很好的提高。
理论与实践相结合才干更好理解学习的知识，这次的课程设计让我懂得了它们在实际中的用途，还有我们身边的很多数字钟电路，这些都是我们自己可以实现的，以前那些神秘的东西在不竭的学习过程中变得不再那么神秘，我相信，以后还有更多的谜底被揭开。
通过这次课程设计，我还更加深了理论知识的学习。
这次的设计电路我用到了计数器、比较器等器件，通过自己分析和设计更好地运用了它们，而且还学会了它们更多的功能，可以利用分歧的接法设计出各种各样分歧的电路出来。
总之，通过这次对数字时钟的设计与仿真，为以后的电路设计打下良好的基础，一些经验和教训，将成为贵重的学习财富。
5.2关于收音机的焊接与调试心得体会
焊接收音机的主要目的就是锻炼我们的动手能力，掌握手工电烙铁的焊接技术，能够独立的完成简单电子产品的装置与焊接。
而且让我们熟悉电子产品的装置工艺的生产流程，印制电路板设计的步调和方法，能够根据电路原理图，元器件实物。
了解经常使用电子器件的类别、型号、规格、性能及其使用范围。
能够正确识别和选用经常使用的电子器件，了解电子产品的焊接、调试与维修方法。
所有的元件都由我自己独立焊接完成。
在焊接前，一定要看清电阻阻值的大小，看清电容、三极管的极性。
在焊接过程中，要注意的是焊接得温度和时间，焊接时间短、温度低，有可能使焊点融化不充分，焊点粗糙容易造成虚焊。
而焊接时间过长，温度过高，则会使元件过热，容易损坏，还容易将印刷电路板烫坏，或者造成焊接短路现象。
焊锡要用一点点下去，电烙铁要在锡水熔化后发生光亮就拿开，这样就能焊出光亮圆滑的焊点了。
一旦焊错，要小心地用烙铁加热后取下重焊。
拨下的动作要轻，如果装置孔堵塞，要边加热，边用针通开。
上螺丝、螺母时用力要合适，不成用力太大，否则容易损坏收音机外壳。
在焊接时，我先焊接电阻，接下来焊比较大的器件（因为电容耐热性欠好），再焊接瓷片电容（由于瓷片电容不分正、负极，所以焊接同电阻）。
然后是三极管，焊接时注意三极管的极性，管脚要放入相应位置。
电解电容在装配时也要注意极性，防止接反，最后就是其他固定位置元件。
焊接完电路板的电子元件后，就要处理电源同电路板的连接，将电源槽装置在收音机外壳的对应位置，用焊锡焊接导线在接线柱上。
将电源的正负极焊接在电路板对应位置，只要导线不容易扭曲而发生干扰就行了。
接下来就是装置电池，调试收音机了。
因为前期装置焊接时谨慎小心，所以装置完电池后，旋转按钮，就可以调节出台了，而且能调出四五个电台，调试基本成功。
此外，在实习过程中一定要冷静，坚持清醒的头脑，出现错误要去冷静的分析到底是哪里出现了错误，分析出错误后找出解决方案并改正。
参考文献
【1】郭锁利.基于Multisim9的电子系统设计、仿真与综合应用，人民邮电出版社
【2】王连英.基于Multisim10的电子仿真，北京邮电大学出版社
【3】周常森.电子电路计算机仿真技术，山东科技出版社
【4】彭介华.电子技术课程设计指导，高等教育出版社
【5】蔡忠法.电子技术试验与课程设计，山东科技出版社
【6】阎石.数字电子技术基本教程，清华大学出版社
【7】王义军.韩学军.数字电子技术基础（第二版）,中国电力出版社
创作时间：
贰零贰壹年柒月贰叁拾日
升级会员 