华中科技大学Xilinx依元素科技FPGA电子设计大赛.docx
《华中科技大学Xilinx依元素科技FPGA电子设计大赛.docx》由会员分享,可在线阅读,更多相关《华中科技大学Xilinx依元素科技FPGA电子设计大赛.docx(6页珍藏版)》请在冰豆网上搜索。
华中科技大学Xilinx依元素科技FPGA电子设计大赛
华中科技大学Xilinx-依元素科技FPGA电子设计大赛
华中科技大学Xilinx-依元素科技FPGA电子设计大赛
参赛单位:
电子科学与技术专业电子0904班
成员:
宋亮刘胤梅清高
指导老师:
阳浩
完成日期:
2011年12月15日
一、赛林思实验板简介
Basys2是围绕着一个XilinxSpartan-3EFPGA芯片和一个AtmelAT90USBUSB控制器搭建的,它提供了完整、随时可以使用的硬件平台,并且它适合于从基本逻辑器件到复杂控制器件的各种主机电路。
Basys2板上集成了大量的I/O设备和FPGA所需的支持电路,主要包括以下几个方面:
Ø4个七段数码管(AN3-AN0)(不含8421译码)
Ø8个LED发光管显示(LD7-LD0)
Ø4个按键开关(BTN3-BTN0),8个拨码开关(SW7-SW0)
Ø可配置晶振(25,50,100MHz)
ØUSB2.0接口
二、整体框图
点。
查询表把输入地址的相位信息映射成正弦波幅度信号,然后驱动DAC以输出模拟量。
我们利用Xilinx可以很容易的实现DDS的功能,设置好闸门宽度就可以产生1KHZ正弦波信号。
1.输出正弦波信号的同时,可输出同频方波信号
利用累加器将频率控制字与输出数据相加,并把相加后的结果再送至加法器。
加法器将累加器输出的数据用来查表产生正弦波和同频率的方波。
2.可对该信号进行计数,并在DigilentBasys开发板上显示频率计数结果(精确到Hz)。
本次比赛我们使用的是测频法,其基本过程就是在确定的闸门时间Tw内,记录
被测信号的变化周期数(或脉冲个数)Nx,则被测信号的频率为:
f=Nx/Tw。
首先给出闸门开启信号(预置闸门上升沿),此时计数器并不开始计数,而是等到被测信号的上升沿到来时,计数器才真正开始计数。
然后预置闸门关闭信号(下降沿)到时,计数器并不立即停止计数,而是等到被测信号的上升沿到来时才结束计数,完成一次测量过程。
可以看出,实际闸门时间τ与预置闸门时间τ并不严格相等,但差值不超过被测信号的一个周期。
程序思路:
首先我们对输入数据进行比较,寻找到最大值和最小值,取最大值和最小值的平均值average。
当输入信号大于average时,令其为1,当输入信号小于average时,令其为0。
从而将输入波形转化为脉冲(方波)的形式以便进行计数。
接着,通过一个扫描信号不断将计数值总值传递给一中间变量以做译码,并显示在4位数码管上。
三、扩展部分
1.实现输出信号的DA转换
我们使用的是12路DA,型号为:
DAC7553
DAC7553原理图
DAC7553接线图
我们将信号串行输入到SDIN端,在时钟的控制下,在Vout_A和Vout_B端就可以得到模拟的输出信号。
2.增加输出波形的种类(如三角波、锯齿波等)。
在每一个时钟周期,N位相位累加器与其反馈值进行累加,其结果的高L位作为ROM
查询表的地址,然后从ROM查询表中读出相应的幅度值送到DAC。
再由DAC将其转换成
为阶梯模拟波形,最后由具有内插作用的LPF将其平滑为连续的正弦波形作为输出。
改变查找表中存放的数据,便可以产生不同的波形,加上适当的数据选通,就可以使输出频率在正弦波、方波与三角波之间切换。
具体实现代码:
always@(posedgeclkorposedgereset)
begin
if(reset)
data_out_temp=12'h0;
elsecase(switch)
{
2’b00:
data_out_temp=data_temp[14:
3];//?
?
?
?
?
?
?
开关为0取三波?
2’b01:
data_out_temp=fangbo;
2’b10:
data_out_temp=juchibo;//锯齿波
2’b11:
data_out_temp=sine_data;//开关为3取sine?
endcase
assigndata_out=data_out_temp;//数据输出;