电骰子的设计与制作.doc

上传人:b****3 文档编号:2605466 上传时间:2022-11-03 格式:DOC 页数:15 大小:760.50KB
下载 相关 举报
电骰子的设计与制作.doc_第1页
第1页 / 共15页
电骰子的设计与制作.doc_第2页
第2页 / 共15页
电骰子的设计与制作.doc_第3页
第3页 / 共15页
电骰子的设计与制作.doc_第4页
第4页 / 共15页
电骰子的设计与制作.doc_第5页
第5页 / 共15页
点击查看更多>>
下载资源
资源描述

电骰子的设计与制作.doc

《电骰子的设计与制作.doc》由会员分享,可在线阅读,更多相关《电骰子的设计与制作.doc(15页珍藏版)》请在冰豆网上搜索。

电骰子的设计与制作.doc

信息工程学院《数字电子技术》课程设计说明书

目录

摘要 2

1任务目标 3

2设计思路 3

2.1系统框图 3

2.2电路工作原理说明 4

3设计过程 5

3.1脉冲源 5

3.2控制电路 9

3.2.174LS192控制方法 9

3.2.274LS161控制方法 10

3.3显示电路 12

4遇到的故障和原因及其排除方法 13

5心得体会 14

6参考文献 14

7附表 15

摘要

此次课程设计的内容是电骰子的设计与制作,这个电路要求按下开关后LED能从1-7随机显示一个数。

在设计过程中,显示器采用的是七段共阴极数码管;译码部分采用集成芯片74LS48;脉冲信号部分用555定时器连接成的多谐振荡器;控制部分用集成计数器40192和三输入与非门74LS10组合控制,也可以集成计数器74LS161和两输入与非门74LS00组合控制,再高频率计数的过程中无法分辨数字,可视为随机数。

关键词:

脉冲555定时器 七进制计数器随机数

电骰子的设计与制作

1任务目标

1.用一开关代替掷骰子;

2.按下开关则LED从1-7随机显示一点数;

3.用七个LED显示点数

2设计思路

2.1系统框图

本设计最关键的一是脉冲源的产生,二是循环方式的实现和控制,大致的系统框图如图2-1所示。

LED显示

驱动器

计数器

脉冲信号

图2-1系统框图

脉冲信号由555定时器连接成的多谐振荡器,计数器部分采用74LS192或74LS161循环产生数字;驱动器采用74LS48;显示器采用七个LED灯。

2.2电路工作原理说明

如图2-2所示,右侧部分是由555定时器构成的多谐振荡器产生的脉冲源,送到集成计数器40192使其完成加计数,其输出通过数码管驱动器74LS48连接到数码管,将数字显示出来,当集成计数器40192计数到“7”时,将其三个高电平输出端通过一个三输入与非门74LS10反馈到集成计数器40192的异步置数端置“1”完成循环,由于脉冲源的频率较大,肉眼不能识别数码管上的数在不停得从1到6循环,因此可以认为数码管上显示的数是随机数。

图2-240192与74LS10组合控制的完整电路图

U1

74LS161N

QA

14

QB

13

QC

12

QD

11

RCO

15

A

3

B

4

C

5

D

6

ENP

7

ENT

10

~LOAD

9

~CLR

1

CLK

2

U2

74LS48N

A

7

B

1

C

2

D

6

OA

13

OD

10

OE

9

OF

15

OC

11

OB

12

OG

14

~LT

3

~RBI

5

~BI/RBO

4

A1

555_VIRTUAL

GND

DIS

OUT

RST

VCC

THR

CON

TRI

R2

180?

RPACK7

R3

2k?

R4

2k?

C2

4.7µF

C1

10nF

J2A

Key=B

VCC

5V

LED1

LED2

LED3

LED4

LED5

LED6

LED7

U2A

74LS00n

图2-374LS161与74LS00组合控制的完整电路图

如图2-3所示,左侧部分也是由555定时器构成的多谐振荡器产生的脉冲源,送到集成计数器74LS161使其完成加计数,其输出通过驱动器74LS48连接到LED灯上,将点数显示出来,当集成计数器74LS161计数到“7”时,将其两个高电平输出端通过一个两输入与非门74LS00反馈到集成计数器74LS161的同步置数端置“1”完成循环,由于脉冲源的频率较大,肉眼不能识别数码管上的数在不停得从1到7循环,因此可以认为数码管上显示的数是随机数。

3设计过程

3.1脉冲源

由于要求骰子掷出后从1-7随机显示一个数,为了实现随机这个功能,脉冲的频率就应该尽可能的大,因为太大后数码管上将看不到数字在跳动,而是只能看到一个“7”。

本方案采用的脉冲频率大约为24Hz,脉冲电路可以由555定时器连接多谐振荡器产生,由于所有的方案都采用一样的频率,所以后面的方案中没有脉冲产电路。

555定时器的内部结构和管脚图分别如图3-1和3-2所示。

图3-1555定时器内部结构

图3-2555定时器管脚图

如图3-1所示电路中,4端输入低电平时,基本RS触发器置“0”,三极管导通;4端输入高电平时,基本RS触发器处于正常工作状态,其输出状态取决于C1和C2输出状态的组合。

当Q端输出高电平3输出低电平时,晶体管T截止;当Q端输出低电平3输出高电平时,晶体管T导通。

在5端开路或者未加基准电压,4端外加高电平时,C1和C2运算放大器构成的电压比较器的基准电压分别为2/3Vcc和1/3Vcc。

若2端的输入信号电压小于1/3Vcc,则C2运算放大器构成的电压比较器输出电压很低,接近于零点几伏电压(定义为低电平),对基本RS触发器置“1”;若2端输入信号电压大于1/3Vcc,则C2运算放大器的输出电压接近于电源电压(定义为该电平)。

若6端的输入信号电压小于2/3Vcc,则C1运算放大器构成的电压比较器输出电压接近于电源电压(定义为高电平);若6端的输入信号电压大于2/3Vcc,则其输出电压很低,接近于零点几伏电压(定义为低电平),对基本RS触发器置“0”。

图3-3555定时器产生100Hz脉冲电路

当电路接通瞬间,C1两端没有存储电荷。

两端的电压为零,555定时器的2和6端输入电压为0,即出现6端输入电压小于2/3Vcc,2端的输入电压小于1/3Vcc的情况,集成运算放大器的C1输出高电平,C2输出低电平,基本RS触发器置“1”工作状态,输出信号为高电平,使晶体管截止,电源Vcc经R1,R2和C1到公共端对电容C1充电。

这种情况一直维持到C1的两端电压略超过2/3Vcc。

当C1的两端电压略超过2/3Vcc时,出现6端输入电压大于2/3Vcc,2端输入电压大于1/3Vcc的情况,集成运算放大器的C1输出大低电平,C2输出高电平,基本RS触发器处于清零工作状态,输出信号为高电平,使晶体管导通,电容C1经C1、R2和晶体管T到公共端放电。

这种情况一直维持到C1的两端电压略低于1/3Vcc。

此后又重新回到上述的充电过程,如此周而复始,形成振荡,产生矩形脉冲波输出。

电路的工作波形图如图3-4所示。

图3-4555定时器构成多谐振荡器的工作波形

充电所用时间,即脉冲维持时间:

t1=(R1+R2)C1ln2=0.7(R1+R2)C1

放电所用时间,即脉冲低电平时间:

t2=R2C1ln2=0.7R2C1

所以,脉冲周期时间为

t=t1+t2=0.7(R1+2R2)C1

将C1、R1和R2的值代入算得

t=0.042s

则脉冲频率为

f=1/t=23.8Hz

3.2控制电路

3.2.174LS192控制方法

由于要产生从1-7的随机数,这就需要一个七进制计数器,这里我们采用集成芯片74LS192和74LS161。

40192集成芯片具有可逆计数功能,是十进制计数器。

40192集成计数器的管脚图如图3-5。

图3-540192集成计数器的管脚图

图中,RD端是异步清零端,高电平有效;LD输入端是异步预置数控制端,低电平有效;预置数数据输入端包括D3、D2、D1和D0,D3为最高端,D0为最低端;CO端是进位输出端,低电平有效;BO端是借位输出端,低电平有效;计数结果从Q3、Q2、Q1和Q0端输出,Q3为最高位,Q0为最低位。

当计数脉冲从CPU输入时,集成芯片实现加法计数过程,计数过程为0000~1001→0000。

在这里我们采用加法计数实现七进制计数器,同时采用反馈“置数法”。

即清零端接低电平,CPU端接脉冲信号,CPD端接高电平,预置数“1”(D3﹑D2﹑D1端都接高电平,D0端接低电平),当其加计数到“7”时,我们应让它回到“1”,重新开始新一轮的加计数,依次这样循环下去。

虽然计数器是从“1”到“7”循环计数,但由于计数器频率较大,肉眼不能识别,在我们看来就好像是从1到7随机取一个数计数。

这样当我们让计数暂停时就可以随机的得到1到7之间的任一个数,就好像一个电骰子一样。

由于40192的清零是异步的,因此我们应在40192输出“7”的时候反馈置“1”,即Q2﹑Q1﹑Q0端都输出高电平,Q3端输出低电平。

又因为预置数端LD端在低电平时才能工作,因此需要一个三输入的与非门74LS10将Q2﹑Q1﹑Q0三个输出信号与非后送到置数端完成置数。

图4-640192与74LS10接线图

3.2.274LS161控制方法

也可以用集成芯片74LS161完成控制电路,集成74LS161是4位二进制同步加法计数器,为16脚双列直插式标准封装,如图4-8所示。

图3-774LS161集成计数器的管脚图

其中,RD端为异步清零端,低电平有效;LD输入端为同步预置数控制端,低电平有效;预置数数据输入端包括D3、D2、D1和D0,D3为最高位,D0为最低位;EP和ET为使能(高电平有效)输入端;进位输入端(高电平有效)C0=ETQ3Q2Q1Q0;计数结果从Q3、Q2、Q1、Q0等输出,Q3为最高位,Q0为最低位。

U1

74LS161N

QA

14

QB

13

QC

12

QD

11

RCO

15

A

3

B

4

C

5

D

6

ENP

7

ENT

10

~LOAD

9

~CLR

1

CLK

2

U2A

74LS00N

VCC

5V

图3-874LS161与74LS00接线图

为实现七进制计数,采用反馈“置数法”,以下是其置数状态:

计数顺序

电路状态

等效十进制

进位输出

C

Q3

Q2

Q1

Q0

0

0

0

0

0

0

0

1

0

0

0

1

1

0

2

0

0

1

0

2

0

3

0

0

1

1

3

0

4

0

1

0

0

4

0

5

0

1

0

1

5

0

6

0

1

1

0

6

1

74LS161所控制的电路较为简易,选用此电路。

3.3显示电路

此次课程设计显示电路采用的是LED灯显示点数,但集成计数器不能直接接在LED灯上,因此还需要一个译码器驱动器,这里我们采用的是74LS48。

74LS48芯片是一种常用的译码器驱动器,74LS48的管脚图如图3-9所示。

图3-974LS48管脚图

图3-1074LS48驱动数码管电路图

从该图中可以看出,74LS48的9﹑10﹑11﹑12﹑13﹑14﹑15脚分别接到共阴极数码管的各脚,1﹑2﹑6﹑7脚与集成计数器40192或74LS161相连,3﹑4﹑5脚接高电平,由于本次所使用的集成计数器都是在脉冲的上升沿或下降沿才开始计数,因此只要在脉冲送入计数器的前端加一个开关即可控制脉冲源。

当开关闭合时,计数器正常计数,数码管从1到7循环计数;当开关断开时,数码管计数停止。

这样就完成了电骰子的功能。

4遇到的故障和原因及其排除方法

在使用Multisim11.0仿真时,七段数码显示管显示异常,会有不相关的二极管发光。

经查资料得知,是因为外加电

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 经管营销 > 财务管理

copyright@ 2008-2022 冰豆网网站版权所有

经营许可证编号:鄂ICP备2022015515号-1