面向光网10G以太网核心技术.docx

面向光网10G以太网核心技术.docx

《面向光网10G以太网核心技术.docx》由会员分享，可在线阅读，更多相关《面向光网10G以太网核心技术.docx（92页珍藏版）》请在冰豆网上搜索。

面向光网10G以太网核心技术

面向光网的１０Ｇ以太网核心技术

在国际标准组织开放式系统互联（OSI）参考模型下，以太网是第二层协议。

10G以太网使用ＩＥＥＥ（电气与电子工程师学会）802.3以太网介质访问控制协议（ＭＡＣ）、ＩＥＥＥ802.3以太网帧格式以及ＩＥＥＥ802.3最小和最大帧尺寸。

正如1000Base-X和1000Base-T（吉比以太网）都属于以太网一样，从速度和连接距离上来说，10G以太网是以太网技术自然发展中的一个阶段。

但是，因为它是一种只适用于全双工模式，并且只能使用光纤的技术，所以它不需要带有冲突检测的载波侦听多路访问协议（ＣＳＭＡ／ＣＤ）。

除此之外，10G以太网与原来的以太网模型完全相同。

在以太网中，PHY表示以太网的物理层设备，它对应于OSI模型的第一层。

PHY通过连接介质（光纤或铜线）与ＭＡＣ层相连，而ＭＡＣ层对应的是OSI模型中的第二层。

在以太网的体系结构中，PHY（第一层）进一步划分为物理介质层（PMD）和物理编码子层（PCS）。

例如，光纤收发机属于PMD，PCS由编码器和一个并串转换器或复用功能组成。

802.3ae规范定义了两种PHY类型：

局域网PHY和广域网PHY。

广域网ＰＨＹ在局域网ＰＨＹ功能的基础上增加了一个扩展特性集。

    相关物理介质层（PMD）

IEEE802.3ae特别工作组已经开发了一个标准草案，它所提供的物理层可以支持光纤传输介质。

为了达到特定的距离，特别工作组共选择了４个PMD。

其中，特别工作组选择了１３１０纳米串联PMD来实现２公里和１０公里单模式光纤（ＳＭＦ）的连接；选择１５５０纳米的串联方案来实现（或者超越）４０公里的ＳＭＦ目标。

对４０公里PMD的支持说明，吉比以太网已经能够成功地应用在城域网和局域网的远距离通信中。

特别工作组还选用串行８５０纳米收发器，在多模光纤上使用８５０纳米的ＰＭＤ实现６５米的传输目标。

    另外，特别工作组选择了两种宽波分复用（ＷＷＤＭ）的PMD，其中一种是1310纳米的单模光纤，用于10公里范围的应用；另一种1310纳米ＰＭＤ用在已安装的多模光纤上实现300米的传输目标。

    物理层（ＰＨＹ）

    局域网物理层和广域网物理层将在共同的PMD上工作，因此，它们支持的距离也相同。

这些物理层的惟一区别在于物理编码子层（ＰＣＳ）各有不同。

１０Ｇ局域网物理层的用途是以１０倍的带宽来支持现有的吉比以太网应用，这也是目前性价比最高的解决方案。

随着时间的推移，预计ＬＡＮＰＨＹ将被用于纯光纤交换网络环境中，并且可以扩展到广域网的范围。

然而，为了能与现有的广域网兼容，１０Ｇ以太网ＷＡＮＰＨＹ将会支持现有的和未来将要安装的ＳＯＮＥＴ／ＳＤＨ（同步光纤网络／同步数字层）电路交换话音接入设备。

    广域网物理层（ＷＡＮＰＨＹ）与局域网物理层（ＬＡＮＰＨＹ）的区别在于广域网接口子层（ＷＩＳ）包含一个简化的ＳＯＮＥＴ／ＳＤＨ帧编制器。

因为ＳＯＮＥＴＯＣ－１９２／ＳＤＨＳＴＭ－６４的运行速率只有１０Ｇ以太网的百分之几，所以要想实施一个能够与局域网物理层以１０Ｇｂｐｓ和谐工作的ＭＡＣ也较为简单；同样，也可以以较为简单的方式实施能够与广域网物理层配合工作的ＭＡＣ，其有效速率大约为９．２９Ｇｂｐｓ。

在国际标准组织开放式系统互联（ＯＳＩ）参考模型下，以太网是第二层协议。

１０Ｇ以太网使用ＩＥＥＥ（电气与电子工程师学会）８０２．３以太网介质访问控制协议（ＭＡＣ）、ＩＥＥＥ８０２．３以太网帧格式以及ＩＥＥＥ８０２．３最小和最大帧尺寸。

正如１０００Ｂａｓｅ－Ｘ和１０００Ｂａｓｅ－Ｔ（吉比以太网）都属于以太网一样，从速度和连接距离上来说，１０Ｇ以太网是以太网技术自然发展中的一个阶段。

但是，因为它是一种只适用于全双工模式，并且只能使用光纤的技术，所以它不需要带有冲突检测的载波侦听多路访问协议（ＣＳＭＡ／ＣＤ）。

除此之外，１０Ｇ以太网与原来的以太网模型完全相同。

    在以太网中，ＰＨＹ表示以太网的物理层设备，它对应于ＯＳＩ模型的第一层。

ＰＨＹ通过连接介质（光纤或铜线）与ＭＡＣ层相连，而ＭＡＣ层对应的是ＯＳＩ模型中的第二层。

在以太网的体系结构中，ＰＨＹ（第一层）进一步划分为物理介质层（ＰＭＤ）和物理编码子层（ＰＣＳ）。

例如，光纤收发机属于ＰＭＤ，ＰＣＳ由编码器和一个并串转换器或复用功能组成。

８０２．３ａｅ规范定义了两种ＰＨＹ类型：

局域网ＰＨＹ和广域网ＰＨＹ。

广域网ＰＨＹ在局域网ＰＨＹ功能的基础上增加了一个扩展特性集。

    芯片接口（ＸＡＵＩ）

    在１０Ｇ以太网特别工作组的诸多创新中，有一个被称做ＸＡＵＩ的接口。

其中的“ＡＵＩ”部分指的是以太网连接单元接口（ＥｔｈｅｒｎｅｔＡｔｔａｃｈｍｅｎｔＵｎｉｔＩｎｔｅｒｆａｃｅ）。

“Ｘ”代表罗马数字１０，它意味着每秒１０Ｇ。

ＸＡＵＩ被设计成一个接口扩展器，它扩展的接口就是ＸＧＭＩＩ（与介质无关的１０Ｇ接口）。

ＸＧＭＩＩ是一个７４位信号宽度的接口（发送与接收用的数据路径各占３２位），可用于把以太网ＭＡＣ层与物理层（ＰＨＹ）相连。

在大多数典型的以太网ＭＡＣ和ＰＨＹ相连的、芯片对芯片的应用中，ＸＡＵＩ可用来代替或者扩展ＸＧＭＩＩ。

    ＸＡＵＩ是一种从１０００Ｂａｓｅ－Ｘ１０Ｇ以太网的物理层直接发展而来的低针数、自发时钟串行总线。

ＸＡＵＩ接口的速度为１０００Ｂａｓｅ－Ｘ的２．５倍。

通过调整４根串行线，这种４ｂｉｔ的ＸＡＵＩ接口可以支持１０Ｇ以太网１０倍于吉比以太网的数据吞吐量。

ＸＡＵＩ使用与１０００Ｂａｓｅ－Ｘ同样的８Ｂ／１０Ｂ传输编码，并通过印刷电路板上的铜线等常用介质提供高质量的完整数据。

ＸＡＵＩ还包括其他一些优势：

由于采用自发时钟，所以产生的电磁干扰（ＥＭＩ）极小；具有强大的多位总线变形补偿能力；可实现更远距离的芯片对芯片的传输；具备较强的错误检测和故障隔离功能；功耗低，能够将ＸＡＵＩ输入／输出集成到ＣＭＯＳ中等。

    ＸＡＵＩ的具体应用目标包括：

从ＭＡＣ到物理层芯片之间的互连，以及从

以太网概述：

　 以太网是当今现有局域网采用的最通用的通信协议标准，组建于七十年代早期。

Ethernet（以太网）是一种传输速率为10Mbps的常用局域网（LAN）标准。

在以太网中，所有计算机被连接一条同轴电缆上，采用具有冲突检测的载波感应多处访问（CSMA/CD）方法，采用竞争机制和总线拓朴结构。

基本上，以太网由共享传输媒体，如双绞线电缆或同轴电缆和多端口集线器、网桥或交换机构成。

在星型或总线型配置结构中，集线器/交换机/网桥通过电缆使得计算机、打印机和工作站彼此之间相互连接。

∙以太网具有的一般特征概述如下：

　　　　共享媒体：

所有网络设备依次使用同一通信媒体。

　　　　广播域：

需要传输的帧被发送到所有节点，但只有寻址到的节点才会接收到帧。

　　　　CSMA/CD：

以太网中利用载波监听多路访问/冲突检测方法（CarrierSenseMultipleAccess/CollisionDetection）以防止twp或更多节点同时发送。

　　　　MAC地址：

媒体访问控制层的所有Ethernet网络接口卡（NIC）都采用48位网络地址。

这种地址全球唯一。

∙Ethernet基本网络组成：

　　　　共享媒体和电缆：

10BaseT（双绞线），10Base-2（同轴细缆），10Base-5（同轴粗缆）。

　　　　转发器或集线器：

集线器或转发器是用来接收网络设备上的大量以太网连接的一类设备。

通过某个连接的接收双方获得的数据被重新使用并发送到传输双方中所有连接设备上，以获得传输型设备。

　　　　网桥：

网桥属于第二层设备，负责将网络划分为独立的冲突域获分段，达到能在同一个域/分段中维持广播及共享的目标。

网桥中包括一份涵盖所有分段和转发帧的表格，以确保分段内及其周围的通信行为正常进行。

　　　　交换机：

交换机，与网桥相同，也属于第二层设备，且是一种多端口设备。

交换机所支持的功能类似于网桥，但它比网桥更具有的优势是，它可以临时将任意两个端口连接在一起。

交换机包括一个交换矩阵，通过它可以迅速连接端口或解除端口连接。

与集线器不同，交换机只转发从一个端口到其它连接目标节点且不包含广播的端口的帧。

∙以太网协议：

IEEE802.3标准中提供了以太帧结构。

当前以太网支持光纤和双绞线媒体支持下的四种传输速率：

　　　　　　10Mbps–10Base-TEthernet（802.3）

　　　　　　100Mbps–FastEthernet（802.3u）

　　　　　　1000Mbps–GigabitEthernet（802.3z））

　　　　　　10GigabitEthernet–IEEE802.3ae

以太网简史：

　　1972年，罗伯特•梅特卡夫（RobertMetcalfe）和施乐公司帕洛阿尔托研究中心（XeroxPARC）的同事们研制出了世界上第一套实验型的以太网系统，用来实现XeroxAlto（一种具有图形用户界面的个人工作站）之间的互连，这种实验型的以太网用于Alto工作站、服务器以及激光打印机之间的互连，其数据传输率达到了2.94Mbps。

　　梅特卡夫发明的这套实验型的网络当时被称为AltoAloha网。

1973年，梅特卡夫将其命名为以太网，并指出这一系统除了支持Alto工作站外，还可以支持任何类型的计算机，而且整个网络结构已经超越了Aloha系统。

他选择“以太”（ether）这一名词作为描述这一网络的特征：

物理介质（比如电缆）将比特流传输到各个站点，就像古老的“以太理论”（luminiferousether）所阐述的那样，古代的“以太理论”认为“以太”通过电磁波充满了整个空间。

就这样，以太网诞生了。

　　最初的以太网事一种实验型的同轴电缆网，冲突检测采用CSMA/CD。

该网络的成功，引起了大家的关注。

1980年，三家公司（数字设备公司、Intel公司、施乐公司）联合研发了10M以太网1.0规范。

最初的IEEE802.3即基于该规范，并且与该规范非常相似。

802.3工作组于1983年通过了草案，并于1985年出版了官方标准ANSI/IEEEStd802.3-1985。

从此以后，随着技术的发展，该标准进行了大量的补充与更新，以支持更多的传输介质和更高的传输速率等。

    1979年，梅特卡夫成立了3Com公司，并生产出第一个可用的网络设备：

以太网卡（NIC），它是允许从主机到IBM终端和PC机等不同设备相互之间实现无缝通信的第一款产品，使企业能够以无缝方式共享和打印文件，从而增强工作效率，提高企业范围的通信能力。

以太网和IEEE802.3：

　　以太网是Xerox公司发明的基带LAN标准。

它采用带冲突检测的载波监听多路访问协议（CSMA／CD），速率为10Mbps，传输介质为同轴电缆。

以太网是在20世纪70年代为解决网络中零散的和偶然的堵塞而开发的，而IEEE802．3标准是在最初的以太网技术基础上于1980年开发成功的。

现在，以太网一词泛指所有采用CSMA／CD协议的局域网。

以太网2．0版由数字设备公司、Intel公司和Xerox公司联合开发，它与IEEE802．3兼容。

　　以太网和IEEE802．3通常由接口卡（网卡）或主电路板上的电路实现。

以太网电缆协议规定用收发器将电缆连到网络物理设备上。

收发器执行物理层的大部分功能，其中包括冲突检测及收发器电缆将收发器连接到工作站上。

IEEE802．3提供了多种电缆规范，10Base5就是其中的一种，它与以太网最为接近。

在这一规范中，连接电缆称作连接单元接口（AUI），网络连接设备称为介质访问单元（MAU）而不再是收发器。

　　1．以太网和IEEE802．3的工作原理　　　

　　　　在基于广播的以太网中，所有的工作站都可以收到发送到网上的信息帧。

每个工作站都要确认该信息帧是不是发送给自己的，一旦确认是发给自己的，就将它发送到高一层的协议层。

在采用CSMA／CD传输介质访问的以太网中，任何一个CSMA／CDLAN工作站在任何一时刻都可以访问网络。

发送数据前，工作站要侦听网络是否堵塞，只有检测到网络空闲时，工作站才能发送数据。

在基于竞争的以太网中，只要网络空闲，任一工作站均可发送数据。

当两个工作站发现网络空闲而同时发出数据时，就发生冲突。

这时，两个传送操作都遭到破坏，工作站必须在一定时间后重发，何时重发由延时算法决定。

　　2．以太网和IEEE802．3服务的差别

　　　　尽管以太网与IEEE802．3标准有很多相似之处，但也存在一定的差别。

以太网提供的服务对应于OSI参考模型的第一层和第二层，而IEEE802．3提供的服务对应于OSI参考模型的第一层和第二层的信道访问部分（即第二层的一部分）。

IEEE802．3没有定义逻辑链路控制协议，但定义了几个不同物理层，而以太网只定义了一个。

IEEE802．3的每个物理层协议都可以从三方面说明其特征，这三方面分别是LAN的速度、信号传输方式和物理介质类型。

光纤数据传输板中ROCKETIO设计

2007-07-18    嵌入式在线    收藏|打印

       雷达技术的不断发展，需要对大容量的数据进行实时的处理，这就对通信速率提出了很高的要求。

本设计将作为一个大型雷达信号处理系统与外部的数据接口板，实现数据的高速记录与回放。

板上集成的4个光口，有效数据传输率理论上可达到10Gbit／s，能够充分满足系统对通信速率的要求。

       ROCKETIO简介

       RocketIO为Xilinx公司的VirtexIIpro及VirtexIV系列FPGA中的一个内嵌模块。

它是一种高速的串行收发器，采用两对差分对来进行数据的发送和接收，可以实现两个单工或一对全双工的数据传输。

通信码率可以达到600Mbit／s～3.125Cbit／s。

RocketIO收发器发送和接收串行差分信号，工作于2.5V的直流电压下，采用CML（CurrentModeLogic电流型逻辑）模式，内部带有50Ω或75Ω的匹配电阻。

RocketIO采用了预加重技术（发送端对输入信号高频分量的提升），可以补偿传播媒质中的高频损耗。

/////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////

调频系统中的预加重和去加重技术

语音和图像信号低频段能量大，高频段信号能量明显小；而鉴频器输出噪声的功率谱密度随频率的平方而增加（低频噪声小，高频噪声大），造成信号的低频信噪比很大，而高频信噪比明显不足，使高频传输困难。

   调频收发技术中，通常采用预加重和去加重技术来解决这一问题。

   预加重（Pre-emphasis）：

发送端对输入信号高频分量的提升。

   去加重（De-emphasis）：

解调后对高频分量的压低。

 预加重特性的选择标准—解调输出的噪声功率谱具有平坦特性。

   由于调频解调的微分作用将使噪声功率谱呈抛物线特性，所以对于信号也取相同的加重特性。

   预加重网络传递函数 Hp（ω）=jω

   去加重网络传递函数 Hd（ω）=1/Hp（ω）

由于预加重网络的作用是提升高频分量，因此调频后的最大频偏就有可能增加，超出原有信道所允许的频带宽度。

   为了保持预加重后频偏不变，需要在预加重后将信号衰减一些，然后进行调制。

#######################################################################

       RocketIO包括PMA（PhysicalMediaAttachment物理介质附属;）和PCS（PhysicalCodingSublayer物理编码子层）两个子层。

其中PMA子层中集成了SERDES，

*********************************

/*SERDES并串行与串并行转换器,串化器/并化器Adevicethatserializesoutputfrom,anddeserializesinputto,abusinessmachine.一种（信号）转换设备,对商业计算机的输出（信号）进行并串行（串行化）转换,而对其输入（信号）进行串并行（解串）转换。

SERializer/DESerializer的缩写。

serializer 串行（化）器（把并行数据变成串行数据的寄存器）DESerializer串-并行变换器

发送和接收缓冲，时钟发生器及时钟恢复电路。

SERDES是一个串并转换器，负责FPGA中本地的32位并行数据（也可以是16位或8位）与RocketIO接口的串行数据之间的转换。

采用串行数据收发，可以在高频条件下很好的避免数据间的串扰。

时钟发生器及时钟恢复电路用于将时钟与数据绑定发送及将时钟从接收到的数据流中恢复出来，从而避免了在高速传输条件下时钟与数据分开传输所带来的时钟抖动等问题。

       PCS子层负责8B／10B编码解码和CRC校验，

循环校验码（JyclicRedundancyCheck,简称CRC码）:

是数据通信领域中最常用的一种差错校验码，其特征是信息字段和校验字段的长度可以任意选定,

CRC校验原理

1、循环校验码（CRC码）：

是数据通信领域中最常用的一种差错校验码，其特征是信息字段和校验字段的长度可以任意选定。

2、生成CRC码的基本原理：

任意一个由二进制位串组成的代码都可以和一个系数仅为‘0’和‘1’取值的多项式一一对应。

例如：

代码1010111对应的多项式为x6+x4+x2+x+1，而多项式为x5+x3+x2+x+1对应的代码101111。

3、CRC码集选择的原则：

若设码字长度为N，信息字段为K位，校验字段为R位（N=K+R），则对于CRC码集中的任一码字，存在且仅存在一个R次多项式g（x），使得

V（x）=A（x）g（x）=xRm（x）+r（x）;

其中:

   m（x）为K次信息多项式，r（x）为R-1次校验多项式，

        g（x）称为生成多项式：

g（x）=g0+g1x+g2x2+...+g（R-1）x（R-1）+gRxR

发送方通过指定的g（x）产生CRC码字，接收方则通过该g（x）来验证收到的CRC码字。

4、CRC校验码软件生成方法：

   借助于多项式除法，其余数为校验字段。

例如：

信息字段代码为:

1011001；对应m（x）=x6+x4+x3+1 

     假设生成多项式为：

g（x）=x4+x3+1；则对应g（x）的代码为:

11001

     x4m（x）=x10+x8+x7+x4对应的代码记为：

10110010000；

采用多项式除法:

 得余数为:

1010    （即校验字段为：

1010）

发送方：

发出的传输字段为:

 10110011010

                         信息字段      校验字段

接收方：

使用相同的生成码进行校验:

接收到的字段/生成码（二进制除法）

                 如果能够除尽，则正确，

****************************************************************************

PCS子层负责8B／10B编码解码和CRC校验并集成了负责channel绑定和时钟修正的弹性缓冲。

8B／10B编码可以避免数据流中出现连0连1的情况，便于时钟的恢复。

channel绑定通过在发送数据流中加入P字符来将几个RocketIO通道绑定成一个一致的并行通道，从而来提高数据的吞吐率。

最多支持24个通道的绑定。

弹性缓冲可以解决恢复的时钟与本地时钟的不一致问题，并进行数据率的匹配，从而使得channel绑定成为可能。

对RocketIO模块的配置，可以通过下面两种方式进行：

静态特性可以通过HDL代码设置；动态特性可以通过RocketIO的原语端口进行配置。

       RocketIO收发器的框图1所示

       系统方案介绍

       该光纤数据传输板基于PCI总线规范和PMC接口规范。

系统框图如图2所示。

       光纤数据传输板组成

       光纤数据传输板上集成3个光口，每个光口对应1个RockelIO收发器。

另有一个RocketIO连接到PMC的PN4上，以便通过母板提供与背板上其他设备进行高速串行通信的通道。

光口收发模块采用LNL-STllH。

       光纤数据传输板上的数据存储采用Micron公司的synchronousDRAMMT48LC32M16A2，每片容量512Mh，共4片。

4片SDRAM由4套独立的地址数据总线连入FPGA，从而可以实现4片SDRAM读写的独立工作。

对于光口数据在SDRAM中的存放方式，可以通过FPGA中的代码灵活没置，因此大大增加了系统的通用性。

       PCI桥芯片采用QuickLogic的5064，可以在localbus端达到最高100MHz的时钟速率。

本系统中应用66M／64bit的PCI总线标准。

该芯片带有PCIcore可以在PCI总线端实现master和slave两种模式，而芯片的localbus部分是可编程的，可以实现与FPGA的无缝连接，本设计中localbus部分采用80MHz的时钟。

QL5064中的数据发送和接收FIFO可以对数据进行缓冲，从而匹配两端的速率。

       本系统的核心为Xilinx公司的VirtexIIpro系列FPGAXC2VP20。

对FPGA型号的选择主要基于对userIO数量和RocketIO数目的考虑。

该款FPGA带有8个RocketIO，可以与光纤模块进行无缝连接。

FPGA内部的功能模块包括SDRAM控制器，与QL5064交互的控制模块及两个与QL5064进行通信所用的FIFO（分别用于数据的发送和接收），3个RocketIO控制器，每个RocketIO控制器中包括一个RxFIFO和一个TxFIFO。

       板内数据存储及流动方式

       光纤数据传输板可以工作于如下几种模式：

       光纤数据记录模式

       三个光口的数据经由FPGA和QL5064直接传送到PCI总线上，仔放到主机的存储空间上。

三个光口之间可以独立工作。

       光纤数据回放模式

       主机将数据通过PCI总线传送到光纤板上，经过QL5064和FPGA，从三个光口发送出去。

同样，三个光口是独市的。

       经过板内缓冲的数据记录模式

       光口数据先存储在板内的SDRAM中，再经由FPGA和5064传送到PCI总线上，从而将数据存储到主机的存储空间中。

三个光口可以同时工作，每个光口的最高波特率为2Gbit／s。

       经过板内缓冲的数据回放模式

       主机端发送来的数据通过PCI总线，经由5064和FPGA存储到SDRAM上，再经由光口发送出去。

三个光口可以同时工作，每个光口的最高波特率为2Gbit／s。

       以上四种工作模式，可以任选其中的一种或几种，因此该光纤数据传输板具有了较强的通用性，可以被灵活的应用于不同的场合。

       ROCKETIO的实现