多路抢答器.docx

多路抢答器.docx

《多路抢答器.docx》由会员分享，可在线阅读，更多相关《多路抢答器.docx（16页珍藏版）》请在冰豆网上搜索。

多路抢答器

本科学生设计性实验报告

项目组长吴洋涛学号*******

成员

专业电子信息工程班级121班

实验项目名称多路抢答器

指导教师及职称涂丽琴讲师

开课学期2014至2015学年第一学期

上课时间2014年12月4日

学生实验报告（三）

学生姓名

吴洋涛

学号

0123694

同组人:

实验项目

多路抢答器

■必修□选修

□演示性实验□验证性实验□操作性实验■设计性实验

实验地点

实验仪器台号

指导教师

涂丽琴

实验日期及节次

一、实验综述

1、实验要求：

（1）设计一个智力竞赛抢答器，可同时提供八名选手参加比赛，按钮的编号为1、2、3、4、5、6、7、8。

（2）给主持人设置一个控制开关，用来控制系统的清零。

（3）抢答器具有数据锁存和显示的功能。

主持人将系统复位后，参赛者按抢答开关，则该组指示灯亮，并显示出抢答者的序号，同时发出报警声音。

（4）设置计分电路。

每组在开始时预置100分，抢答后由主持人控制，答对加10分，答错减10分。

（5）选做：

增加抢答器定时抢答功能。

抢答时间可预设，当主持人启动开始键后，定时器开始减计数并显示，参赛选手在设定时间内进行抢答，如果定时时间到，无人抢答，定时器发出短暂的声响，本次抢答无效，封锁输入电路，禁止选手超时后抢答。

2、实验所用仪器及元器件：

（1）74LS148

8线－3线优先编码器

引出端符号：

0－7编码输入端（低电平有效）；EI选通输入端（低电平有效）A0、A1、A2编码输出端（低电平有效）GS宽展端（低电平有效）；EO选通输出端

真值表：

（2）74LS138

74LS138:

3线－8线译码器

当一个选通端（G1）为高电平，另两个选通端（/（G2A）和/（G2B））为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。

利用G1、/（G2A）和/（G2B）可级联扩展成24线译码器；若外接一个反相器还可级联扩展成32线译码器。

若将选通端中的一个作为数据输入端时，138还可作数据分配器。

管脚图：

引出端符号：

A、B、C译码地址输入端;G1选通端/（G2A）、/（G2B）选通端（低电平有效）;Y0～Y7译码输出端（低电平有效）

功能表：

（3）74LS47

74LS47:

10线－4线优先编码器（BCD输出）

74LS47为10线－4线优先编码器，共有54/74147和54/74LS147两种线路结构型式，主要电特性的典型值如下：

147将9条数据线（1－9）进行4线BCD编码，即对最高位数据线进行译码。

当——9均为高电平时，编码输出（ABCD）为十进制零。

故不需单设/IN0输入端。

（4）74LS190

190的预置是异步的。

当置入控制端（LD）为低电平时，不管时钟CP的状态如何，输出端（Q0～Q3）即可预置成与数据输入端（D0～D3）相一致的状态。

190的计数是同步的，靠CP加在4个触发器上而实现。

当计数控制端（CT）为低电平时，在CP上升沿作用下Q0～Q3同时变化，从而消除了异步计数器中出现的计数尖峰。

当计数方式控制（U/D）为低电平时进行加计数，当计数方式控制（U/D）为高电平时进行减计数。

只有在CP为高电平时CT和U/D才可以跳变190有超前进位功能。

当计数溢出时，进位/错位输出端（CO/BO）输出一个低电平脉冲，其宽度为CP脉冲周期的高电平脉冲；行波时钟输出端（RC）输出一个宽度等于CP低电平部分的低电平脉冲。

利用RC端，可级联成N位同步计数器。

当采用并行CP控制时，则将RC接到后一级CT；当采用并行CT控制时，则将RC接到后一级CP。

引脚图与其相应功能如下：

（5）74LS373

八D锁存器（3S,锁存允许输入有回环特性）373的输出端O0~O7可直接与总线相连。

当三态允许控制端OE为低电平时，O0~O7为正常逻辑状态，可用来驱动负载或总线。

当OE为高电平时，O0~O7呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。

当锁存允许端LE为高电平时，O随数据D而变。

当LE为低电平时，O被锁存在已建立的数据电平。

当LE端施密特触发器的输入滞后作用，使交流和直流噪声抗扰度被改善400mV。

引出端符号：

D0～D7数据输入端;OE三态允许控制端（低电平有效）;LE锁存允许端

O0~O7输出端

真值表：

（6）74ls08

四2输入与门

引出端符号:

1A－4A输入端;1B－4B输入端;1Y－4Y输出端

（7）74ls04

六1输入非门

引出端符号:

1A－6A输入端;1Y－6Y输出端

（8）共阳极七段数码管四个

（9）按键开关若干，拨码开关三个，报警器一个，排阻10kom一个上拉电阻：

10kom若干

限流电阻：

300om若干Led灯若干等。

3、实验原理：

整体设计思路如图1所示，多路抢答器主要由抢答电路和控制电路组成。

其工作过程为，接通电源后，主持人按下复位键，使抢答器处于禁止工作状态，按下开始键后，抢答器处于工作状态，当参赛选手按下抢答键后，优先编码电路对抢答者的序号进行编码，有锁存器进行锁存，译码显示电路显示序号，控制电路使报警电路发出短暂声响，对输入编码电路进行锁存，禁止其他选手进行抢答，主持人可以对选手得分进行加、减控制。

以上过程结束后，主持人可通过控制开关，使系统复位，以便进行下一轮的抢答。

图1

二、实验过程（实验步骤、记录、数据、分析）

1、实验内容与完成情况：

（1）抢答电路的设计

抢答电路的功能有两个：

一是能分辨选手按按钮的先后顺序，并锁存优先抢答者的序号，供译码显示电路使用；二是要使其他选手的按钮操作无效。

因此，选用优先编码器74LS148和锁存器74LS373以及译码显示电路完成上述功能。

抢答器电路如图2所示：

图2

工作原理：

主持人宣布抢答开始后，把开关向下拨，拨向低电平，选手开始抢答，几号选手先抢到数码管就显示几号选手的号码，同时对应选手的LED灯也会亮，报警器也也响。

第一个抢到后，其他选手抢答将无效，答题结束后主持人将开关拨向上面，即高电平，此时数码管将清零。

下一轮开始主持人再拨动开关即可。

（2）计分电路的设计

图3

工作原理：

抢答开始前，每位选手都有基础分10分，选手答题后，若选手答对，开关SW2往下拨，使开关拨向低电平，加1分，若答错，则开关SW2往上拨使开关拨向高电平，减1分。

（3）整体电路的设计

将抢答、计分电路进行连接后，构成了抢答器电路的整体设计，总电路图如图4所示：

图4

2．出现的（已解决的）问题与解决办法：

问题1：

对电路图的总体感觉把握不准，刚刚开始的时候就是毫无头绪，完全不知道怎么做。

解决：

经过XX对多路抢答器的电路进行了一定的了解，发现最好将问题分开成2至3个子电路来进行设计，这样会比较容易一些。

问题2：

分开了电路之后又不太明白该具体怎么设计部分功能（比如说计分电路）

解决：

对书上介绍的芯片进行了了解之后相互比对功能，然后就知道了。

问题3:

在进行整体电路的仿真时，按下第五个按键时，显示的是数字7:

。

解决：

检查后，发现是电阻与74LS148之间的接线出现了问题，重新接线后就正常显示数字4了。

3．未解决的问题与可能的解决方案：

三、结论

1．实验结果：

（1）整体电路仿真：

图此电路仿真图显示的是选手抢答前的电路状态。

此电路仿真图显示的是5号选手抢到的情况，此时该选手得分为14分。

此电路仿真图显示的是当8号选手抢到的情况，此时该选手的得分为8分。

2、其他（包括实验体会、改进措施、创新与建议等）：

（1）本次实验是设计性实验，既要仿真，又要做出实物，有一定的难度，首先是要了解芯片的功能，由于芯片太多，很难把它们联系起来。

（2）我们开始设计的时候就遇到很多问题，比如要优先考虑用常用的芯片，这样就不用担心元器件找不到的问题，再者是要尽可能实现更多的功能，最后要注意电路不应太复杂，否者做实物的时候就比较麻烦。

四、指导教师评语及成绩

评语：

成绩：

指导教师签名：

批阅日期：

年月日