电子秒表课程设计应妙丰.docx
《电子秒表课程设计应妙丰.docx》由会员分享，可在线阅读，更多相关《电子秒表课程设计应妙丰.docx（16页珍藏版）》请在冰豆网上搜索。
电子秒表课程设计应妙丰
电子技术课程设计
电子秒表
建筑电气与智能化091
应妙丰
109035028
同组者：
余晓晓张凡力
前言
秒表应用于我们生活、工作、运动等需要精确计时的方面。
它由刚开始的机械式秒表发展到今天所常用的数字式秒表。
秒表的计时精度越来越高，功能越来越多，构造也日益复杂。
本次数字电路课程设计的数字式秒表的要求为：
秒表最大计时值为59.9秒；3位数码管显示，分辨率为0.1秒；具有清零、启动计时、暂停及继续计数等控制功能。
针对上述设计要求，我们先前往校图书馆借阅了大量的数字电路设计方面的书籍，以及一本电子元件方面的工具书，以待查阅各种设计中所需要的元件。
其次安装并学习了数字电路设计中所常用的Proteus仿真软件，在课程设计过程的电路图设计与电路的仿真方面帮助我们发现了设计电路方面的不足与错误之处。
工作安排方面：
我们首先在课程设计的要求下设计出了数字式秒表的整体电路框图，将其分为方波信号发生器，分频电路，计数显示电路，超量程显示灯电路与两个键控共五个部分。
其次我们对每个单元电路进行设计分析，对其工作原理进行介绍，最后使用Proteus软件画出单元电路，并在可能情况下对其进行仿真实验。
完成了单元电路设计分析之后，进行总电路的拼接与调试，最后对总电路图进行分析，写出最终系统综述。
完成总电路的设计与分析之后，对资料与设计电路进行整理，排版，完成课程设计报告。
目录
前言1
目录2
设计目的3
设计要求3
正文3
第一章系统概述3
第二章单元电路设计与分析5
一、基本RS触发器5
二、单稳态触发器5
三、时钟发生器6
四、计数及译码显示6
第三章电路板布线装配及焊接8
第四章结束语10
参考文献10
主要器件及功能表11
收获与体会，存在的问题等14
设计目的：
1.学习数字电路中基本RS触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。
2.学习电子秒表的调试方法。
设计要求
1、秒表最大计时值为59.9秒；
2、3位数码管显示，分辨率为0.1秒；
3、具有清零、启动计时、暂停及继续计数等控制功能；
正文
第一章系统概述
图1.1数字式秒表电路的结构框图
该数字式秒表电路的工作原理：
由方波信号发生器产生稳定的高频脉冲信号，经分频电路输出标准的10Hz脉冲信号,作为100毫秒的计时脉冲。
100毫秒计数器计满10后，向秒计数器产生进位脉冲。
计数器的输出经显示译码器译码后送显示器显示。
该电路设置两个控制键＂Ａ＂，＂Ｂ＂。
键Ａ控制电路的清零与启动功能，键Ｂ控制电路的暂停与继续功能。
图3.1数字式秒表总体设计电路图
第二章单元电路设计与分析
一.基本RS触发器
图中单元I为集成与非门构成的基本RS触发器。
属低电平直接触发的触发器，有直接置位、复位的功能。
它的一路输出Q作为单稳态触发器的输入，另一路输出Q作为与非门5的输入控制信号。
K2、K1接电平开关，不工作时置1。
当K2置0、K1置1，则门1输出Q=1，门2输出Q=0，K2再置1、K1置1，Q、Q状态不变，K2仍置1、K1置0，则Q由0变为1，门5开启，为计数器启动作好准备，Q由1变0，送出负脉冲，启动单稳态触发器工作。
K1置0秒表清零并开始计时，K2置0秒表停止计时。
基本RS触发器在电子秒表中的职能是启动和停止秒表工作。
二.单稳态触发器
图1中单元Ⅱ为集成与非门构成的微分型单稳态触发器，各点波形如图2所示。
单稳态触发器的输入触发负脉冲信号ui由基本RS触发器Q端提供，输出负脉冲uｏ通过非门加到计数器的清除端R。
静态时，门4应处于截止状态（输出为高电平），故电阻R必须小于门的关门电阻Roff。
定时元件RC取值不同，输出脉冲宽度也不同。
当触发脉冲宽度小于输出脉冲宽度时，可以省去输入微分电路的RP和CP。
单稳态触发器在电子秒表中的职能是为计数器提供清零信号。
当其输出为低电平时，使各计数芯片（3片74LS90）的R的输入为高电平（经过了反相器），完成计数器的复位，由于采用单稳态触发电路，R端的高电平维持时间即为暂态维持时间，暂态结束后便进入正常计时状态。
图2各点波形
三.时钟发生器
图3.2.1中单元Ⅲ为555定时器构成的多谐振荡器，是一种性能较好的时钟源。
调节电位器RW，使在输出端3获得频率为50HZ的矩形波形信号，当基本RS触发器Q＝1时，门5开启，此时50HZ脉冲信号通过门5作为计数脉冲加于计数器1#的计数输入端CP0。
四.计数及译码显示
图1中单元IV为二－五－十进制加法计数器74LS90构成电子秒表的计数单元。
其中计数器74LS901#片接成五进制形式，对频率为50HZ的时钟脉冲进行五分频，在输出端Q3取得周期为0.1S的矩形脉冲，作为计数器74LS902#片的时钟输入。
计数器74LS902#片及计数器74LS903#片接成8421码十进制形成，其输出端与数字电路实验箱中译码显示部分的相应输入端连接，可显示0.1～9.9S计时。
集成异步计数器74LS90是异步二一五一十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。
其功能表如表1所示，引脚排列见附录。
表1
输入
输出
清零
R0AR0B
置9
S9AS9B
时钟
CP
Q3Q2Q1Q0
11
11
0×
×0
×
×
0000
0000
××
11
×
1001
×0
0×
0×
×0
×0
0×
×0
0×
↓
↓
↓
↓
加计数
加计数
加计数
加计数
通过不同的连接方式，74LS90可以实现4种不同的逻辑功能，而且还可借助R0A、R0B对计数器清零，借助S9A、S9B将计数器置9。
其具体功能详述如下：
（1）计数脉冲从CP0输入，Q0作为输出端，为二进制计数器。
（2）计数脉冲从CP1输入，Q3Q2Q1作为输出端，为异步五进制加法计数器。
（3）若将CP1和Q0相连，计数脉冲由CP0输入，Q3Q2Q1Q0作为输出端，则构成异步8421码十进制加法计数器。
（4）若将CP0与Q3相连，计数脉冲CP1输入，Q0Q3Q2Q1作为输出端，则构成异步5421码十进制加法计数器。
（5）清零、置9功能。
①异步清零：
当R0A、R0B均为“1”；S9A、S9B中有“0”时，实现异步清零功能。
②置9功能：
当S9A、S9B均为“1”；R0A、R0B中有“0时”，实现置9功能。
第三章电路板布线装配及焊接
一．布线及装配
电路布线要求
1、正确
这是电路板设计最基本、最重要的要求，准确实现电原理图的连接关系，避免出现“短路”和“断路”这两个简单而致命的错误。
2、可靠
连接正确的电路板不一定可靠性好，例如板材选择不合理，板厚及安装固定不正确，元器件布局布线不当等都可能导致电路不能可靠地工作，早期失效甚至根本不能正确工作。
3、合理
这是电路板设计中更深一层，更不容易达到的要求。
没有绝对合理的设计，只有不断合理化的过程。
它需要设计者的责任心和严谨的作风，以及实践中为断总结、提高的经验。
二.焊接
焊接是电子产品组装过程中的重要环节之一。
如果没有相应的焊接工艺质量保证，则任何一个设计精良的电子装置都难以达到设计指标，。
因此，在焊接时，必须做到以下几点：
1．焊接表面必须保持清洁
即使是可焊性好的焊件，由于长期存储和污染等原因，焊件的表面可能产生有害的氧化膜、油污等。
所以，在实施焊接前必须清洁表面，否则难以保证质量。
2．焊接时温度、时间要适当，加热均匀
焊接时，将焊料和被焊金属加热到焊接温度，使熔化的焊料在被焊金属表面浸湿扩散并形成金属化合物。
因此，要保证焊点牢固，一定要有适当的焊接温度。
在足够高的温度下，焊料才能充分浸湿，并充分扩散形成合金层。
过高的温度是不利于焊接的。
焊接时间对焊锡、焊接元件的浸湿性、结合层形成都有很大的影响。
准确掌握焊接时间是优质焊接的关键。
3．焊点要有足够的机械强度
为了保证被焊件在受到振动或冲击时不至于脱落、松动，因此，要求焊点要有足够的机械强度。
为使焊点有足够的机械强度，一般可采用把被焊元器件的引线端子打弯后再焊接的方法，但不能用过多的焊料堆积，这样容易造成虚焊和焊点与焊点之间的短路。
4．焊接必须可靠，保证导电性能
为使焊点有良好的导电性能，必须防止虚焊。
虚焊是指焊料与被焊物表面没有形成合金结构，只是简单地依附在被焊金属的表面。
在焊接时，如果只有一部分形成合金，而其余部分没有形成合金，则这种焊点在短期内也能通过电流，用仪表测量也很难发现问题。
但随着时间的推移，没有形成合金的表面就要被氧化，此时便会出现时通时断的现象，这势必造成产品的质量问题。
总之，质量好的焊点应该是：
焊点光亮、平滑；焊料层均匀薄润，且与焊盘大小比例合适，结合处的轮廓隐约可见；焊料充足，成裙形散开；无裂纹、针孔、无焊剂残留物。
如图8所示为典型焊点的外观，其中“裙”状的高度大约是焊盘半径的1～I.2倍
第四章结束语
数字式秒表的设计的关键就是如何产生一个标准的1000Hz方波信号和如何设计相应的计数器电路的设计。
要确保秒表的精度0.1s所以放弃了用石英晶体和RC组成的多谐振荡器，选用精度一般的555构成的晶体振荡器。
参考文献
1,林涛楚岩等《数字电子技术》
清华大学出版社ISBN978-7-302-12064-3
2，姚福安《电子电路设计与实践》
山东科学技术出版社ISBN7-5331-2956-3
3,康华光邹寿彬等《电子技术基础数字部分》
高等教育出版社ISBN978-7040177909
4,欧阳星明《数字逻辑》
华中科技大学出版社ISBN978-7-5609-3947-6
主要器件及功能表
一．74LS90介绍：
74LS90引脚图及引脚功能
74LS90计数器是一种中规模二一五进制计数器，管脚引线如图3.6-1，功能表如表3.6-1所示。
表3.6-17490功能表
复位输入
输出
R1R2S1 S2
QDQCQBQA
HH L ×
HH × L
×× H H
XL × L
L× L ×
L× × L
×L L ×
LLLL
LLLL
HLLH
计 数
计 数
计 数
计 数
A．将输出QA与输入B相接，构成8421BCD码计数器；
B．将输出QD与输入A相接，构成5421BCD码计数器；
C．表中H为高电平、L为低电平、×为不定状态。
74LS90逻辑电路图如图3.6-1所示，它由四个主从JK触发器和一些附加门电路组成，整个电路可分两部分，其中FA触发器构成一位二进制计数器；FD、FC、FB构成异步五进制计数器，在74LS90计数器电路中，设有专用置“0”端R1、R2和置位（置“9”）端S1、S2。
74LS90具有如下的五种基本工作方式：
（1）五分频：
即由FD、FC、和FB组成的异步五进制计数器工作方式。
（2）十分频（8421码）：
将QA与CK2联接，可构成8421码十分频电路。
（3）六分频：
在十分频（8421码）的基础上，将QB端接R1，QC端接R2。
其计数顺序为000～101，当第六个脉冲作用后，出现状态QCQBQA=110，利用QBQC=11反馈到R1和R2的方式使电路置“0”。
（4）九分频：
QA→R1、QD→R2，构成原理同六分频。
（5）十分频（5421码）：
将五进制计数器的输出端QD接二进制计数器的脉冲输入端CK1，即可构成5421码十分频工作方式。
此外，据功能表可知，构成上述五种工作方式时，S1、S2端最少应有一端接地；构成五分频和十分频时，R1、R2端亦必须有一端接地。
二．74ls00
74ls00内部结构图
三．555定时器
1.内部原理图：
2．管脚
它的各个引脚功能如下：
1脚：
外接电源负端VSS或接地，一般情况下接地。
8脚：
外接电源VCC，双极型时基电路VCC的范围是4.5~16V，CMOS型时基电路VCC的范围为3~18V。
一般用5V。
3脚：
输出端Vo
2脚：
低触发端
6脚：
TH高触发端
4脚：
是直接清零端。
当端接低电平，则时基电路不工作，此时不论、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。
5脚：
VC为控制电压端。
若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01μF电容接地，以防引入干扰。
7脚：
放电端。
该端与放电管集电极相连，用做定时器时电容的放电。
在1脚接地，5脚未外接电压，两个比较器A1、A2基准电压分别为的情况下，555时基电路的功能表如表6—1示。
2．功能表
高电平触发输入端TH大于高阈值电压，低电平触发输入端/TR大于低阈值电压时，TH有效，输出为低电平；高电平触发输入端TH小于高阈值电压，低电平触发输入端/TR大于低阈值电压时，二者均无效，输出为保持；高电平触发输入端TH小于高阈值电压，低电平触发输入端/TR小于低阈值电压时，TH有效，输出为高电平。
四.电位器
电位器两侧的脚是其全电阻，中间的脚是滑动结点，电源从两侧的一个脚接入，从中间脚引出，可以得到随着中间脚旋转而变化的电压。
收获与体会，存在的问题等
刚开始进行课程设计的时候，我表现出了极大的热情。
上网查资料、询问高年级同学的经验，我时刻猜测着我会从中获得什么，这是一个难得的锻炼机会。
然而，事情并没有我预期的那么顺利。
我刚开始设计的题目是模拟信号的检测，当我满怀热情的将所有东西和材料都准备好时，却得知实验室没有所需的芯片！
这对我是一个不小的打击，因为那时只剩一周多了，我部确定我是否能在规定的时间内完设计。
幸好有关心我的同学和指导老师，让我重新拾起了信心！
电子秒表是个很有意思的课程设计课题，因为它同实际联系的比较紧密，所以做起来会很有兴趣。
在设计的过程中，我发现了我理论知识上的一些漏洞，这给了我不少压力，于是我又挤出时间努力加深文化知识。
在用Multism2001软件进行仿真的时候，我进行的有些缓慢，有时感觉连对了的时候总是出不了正确结果。
我总是尽自己所能解决这些问题，有时是因为设计错误，有时是电阻电容选择错误。
当设计好的线路在数字实验箱上实现时，我感到了无比的成就感。
我在此特别感谢学校给了我这次动手实践的机会，感谢指导老师帮助我完成这次课程设计！
升级会员 