dsp的发展及其基本知识.docx
《dsp的发展及其基本知识.docx》由会员分享，可在线阅读，更多相关《dsp的发展及其基本知识.docx（35页珍藏版）》请在冰豆网上搜索。
dsp的发展及其基本知识
信号完整性分析系列——1基本概念
硬件设计2010-05-0520:
52:
57阅读118评论2 字号：
大中小 订阅
本人本月开始逐步学习信号完整性知识以及仿真之类，所感所悟、一些资料都会慢慢整理发到博客里面来，内容大都是转载，请读者见谅。
欢迎爱好者一起讨论。
1.信号完整性（SignalIntegrity）：
就是指电路系统中信号的质量，如果在要求的时间内，信号能不失真地从源端传送到接收端，我们就称该信号是完整的。
2.传输线（TransmissionLine）：
由两个具有一定长度的导体组成回路的连接线，我们称之为传输线，有时也被称为延迟线。
3.集总电路（Lumpedcircuit）：
在一般的电路分析中，电路的所有参数，如阻抗、容抗、感抗都集中于空间的各个点上，各个元件上，各点之间的信号是瞬间传递的，这种理想化的电路模型称为集总电路。
4.分布式系统（DistributedSystem）：
实际的电路情况是各种参数分布于电路所在空间的各处，当这种分散性造成的信号延迟时间与信号本身的变化时间相比已不能忽略的时侯，整个信号通道是带有电阻、电容、电感的复杂网络，这就是一个典型的分布参数系统。
5.上升/下降时间（Rise/FallTime）：
信号从低电平跳变为高电平所需要的时间，通常是量度上升/下降沿在10%-90%电压幅值之间的持续时间，记为Tr。
6.截止频率（KneeFrequency）：
这是表征数字电路中集中了大部分能量的频率范围（0.5/Tr），记为Fknee，一般认为超过这个频率的能量对数字信号的传输没有任何影响。
7.特征阻抗（CharacteristicImpedance）：
交流信号在传输线上传播中的每一步遇到不变的瞬间阻抗就被称为特征阻抗，也称为浪涌阻抗，记为Z0。
可以通过传输线上输入电压对输入电流的比率值（V/I）来表示。
8.传输延迟（Propagationdelay）：
指信号在传输线上的传播延时，与线长和信号传播速度有关，记为tPD。
9.微带线（Micro-Strip）：
指只有一边存在参考平面的传输线。
10.带状线（Strip-Line）：
指两边都有参考平面的传输线。
11.趋肤效应（Skineffect）：
指当信号频率提高时，流动电荷会渐渐向传输线的边缘靠近，甚至中间将没有电流通过。
与此类似的还有集束效应，现象是电流密集区域集中在导体的内侧。
12.反射（Reflection）：
指由于阻抗不匹配而造成的信号能量的不完全吸收，发射的程度可以有反射系数ρ表示。
13.过冲/下冲（Overshoot/undershoot）：
过冲就是指接收信号的第一个峰值或谷值超过设定电压——对于上升沿是指第一个峰值超过最高电压；对于下降沿是指第一个谷值超过最低电压，而下冲就是指第二个谷值或峰值。
14.振荡：
在一个时钟周期中,反复的出现过冲和下冲,我们就称之为振荡。
振荡根据表现形式可分为振铃（Ringing）和环绕振荡，振铃为欠阻尼振荡,而环绕振荡为过阻尼振荡。
匹配（Termination）：
指为了消除反射而通过添加电阻或电容器件来达到阻抗一致的效果。
因为通常采用在源端或终端，所以也称为端接。
15.串扰：
串扰是指当信号在传输线上传播时，因电磁耦合对相邻的传输线产生的不期望的电压噪声干扰，这种干扰是由于传输线之间的互感和互容引起的。
信号回流（Returncurrent）：
指伴随信号传播的返回电流。
16.自屏蔽（Selfshielding）：
信号在传输线上传播时，靠大电容耦合抑制电场，靠小电感耦合抑制磁场来维持低电抗的方法称为自屏蔽。
17.前向串扰（ForwardCrosstalk）：
指干扰源对牺牲源的接收端产生的第一次干扰，也称为远端干扰（Far-endcrosstalk）。
18.后向串扰（ForwardCrosstalk）：
指干扰源对牺牲源的发送端产生的第一次干扰，也称为近端干扰（Near-endcrosstalk）。
19.屏蔽效率（SE）：
是对屏蔽的适用性进行评估的一个参数，单位为分贝。
吸收损耗：
吸收损耗是指电磁波穿过屏蔽罩的时候能量损耗的数量。
20.反射损耗：
反射损耗是指由于屏蔽的内部反射导致的能量损耗的数量，他随着波阻和屏蔽阻抗的比率而变化。
21.校正因子：
表示屏蔽效率下降的情况的参数，由于屏蔽物吸收效率不高，其内部的再反射会使穿过屏蔽层另一面的能量增加，所以校正因子是个负数，而且只使用于薄屏蔽罩中存在多个反射的情况分析。
22.差模EMI：
传输线上电流从驱动端流到接收端的时候和它回流之间耦合产生的EMI，就叫做差模EMI。
23.共模EMI：
当两条或者多条传输线以相同的相位和方向从驱动端输出到接收端的时候，就会产生共模辐射，既共模EMI。
24.发射带宽：
即最高频率发射带宽，当数字集成电路从逻辑高低之间转换的时候，输出端产生的方波信号频率并不是导致EMI的唯一成分。
该方波中包含频率范围更宽广的正弦谐波分量，这些正弦谐波分量是工程师所关心的EMI频率成分，而最高的EMI频率也称为EMI的发射带宽。
25.电磁环境：
存在于给定场所的所有电磁现象的总和。
26.电磁骚扰：
任何能引起装置、设备或系统性能降低或者对有生命或者无生命物质产生损害作用的电磁现象。
27.电磁干扰：
电磁骚扰引起设备、传输通道和系统性能的下降。
28.电磁兼容性：
设备或者系统在电磁环境中能正常工作且不对该环境中任何事物构成不能承受的电磁骚扰的能力。
29.系统内干扰：
系统中出现由本系统内部电磁骚扰引起的电磁干扰。
30.系统间干扰：
有其他系统产生的电磁干扰对一个系统造成的电磁干扰。
31.静电放电：
具有不同静电电位的物体相互接近或者接触时候而引起的电荷转移。
建立时间（SetupTime）：
建立时间就是接收器件需要数据提前于时钟沿稳定存在于输入端的时间。
32.保持时间（HoldTime）：
为了成功的锁存一个信号到接收端，器件必须要求数据信号在被时钟沿触发后继续保持一段时间，以确保数据被正确的操作。
这个最小的时间就是我们说的保持时间。
33.飞行时间（FlightTime）：
指信号从驱动端传输到接收端，并达到一定的电平之间的延时，和传输延迟和上升时间有关。
34.Tco：
是指器件的输入时钟边缘触发有效到输出信号有效的时间差，这是信号在器件内部的所有延迟总和，一般包括逻辑延迟和缓冲延迟。
缓冲延迟（bufferdelay）：
指信号经过缓冲器达到有效的电压输出所需要的时间
35.时钟抖动（Jitter）：
时钟抖动是指时钟触发沿的随机误差，通常可以用两个或多个时钟周期之间的差值来量度，这个误差是由时钟发生器内部产生的，和后期布线没有关系。
36.时钟偏移（Skew）：
是指由同样的时钟产生的多个子时钟信号之间的延时差异。
假时钟:
假时钟是指时钟越过阈值（threshold）无意识地改变了状态（有时在VIL或VIH之间）。
通常由于过分的下冲（undershoot）或串扰（crosstalk）引起。
37.电源完整性（PowerIntegrity）：
指电路系统中的电源和地的质量。
38.同步开关噪声（SimultaneousSwitchNoise）：
指当器件处于开关状态，产生瞬间变化的电流（di/dt），在经过回流途径上存在的电感时，形成交流压降，从而引起噪声，简称SSN。
也称为Δi噪声。
39.地弹（GroundBounce）：
指由于封装电感而引起地平面的波动，造成芯片地和系统地不一致的现象。
同样，如果是由于封装电感引起的芯片和系统电源差异，就称为电源反弹（PowerBounce）
信号完整性分析系列2——什么是信号完整性及何时遇到
硬件设计2010-05-0610:
52:
25阅读182评论0 字号：
大中小 订阅
来源：
于博士信号完整性研究网，转载请注明出处.
一、什么是信号完整性
如果你发现，以前低速时代积累的设计经验现在似乎都不灵了，同样的设计，以前没问题，可是现在却无法工作，那么恭喜你，你碰到了硬件设计中最核心的问题：
信号完整性。
早一天遇到，对你来说是好事。
在过去的低速时代，电平跳变时信号上升时间较长，通常几个ns。
器件间的互连线不至于影响电路的功能，没必要关心信号完整性问题。
但在今天的高速时代，随着IC输出开关速度的提高，很多都在皮秒级，不管信号周期如何，几乎所有设计都遇到了信号完整性问题。
另外，对低功耗追求使得内核电压越来越低，1.2v内核电压已经很常见了。
因此系统能容忍的噪声余量越来越小，这也使得信号完整性问题更加突出。
广义上讲，信号完整性是指在电路设计中互连线引起的所有问题，它主要研究互连线的电气特性参数与数字信号的电压电流波形相互作用后，如何影响到产品性能的问题。
主要表现在对时序的影响、信号振铃、信号反射、近端串扰、远端串扰、开关噪声、非单调性、地弹、电源反弹、衰减、容性负载、电磁辐射、电磁干扰等。
信号完整性问题的根源在于信号上升时间的减小。
即使布线拓扑结构没有变化，如果采用了信号上升时间很小的IC芯片，现有设计也将处于临界状态或者停止工作。
下面谈谈几种常见的信号完整性问题。
反射：
下图显示了信号反射引起的波形畸变。
看起来就像振铃，拿出你制作的电路板，测一测各种信号，比如时钟输出或是高速数据线输出，看看是不是存在这种波形。
如果有，那么你该对信号完整性问题有个感性的认识了，对，这就是一种信号完整性问题。
很多硬件工程师都会在时钟输出信号上串接一个小电阻，至于为什么，他们中很多人都说不清楚，他们会说，很多成熟设计上都有，照着做的。
或许你知道，可是确实很多人说不清这个小小电阻的作用，包括很多有了三四年经验的硬件工程师，很惊讶么?
可这确实是事实，我碰到过很多。
其实这个小电阻的作用就是为了解决信号反射问题。
而且随着电阻的加大，振铃会消失，但你会发现信号上升沿不再那么陡峭了。
这个解决方法叫阻抗匹配，奥，对了，一定要注意阻抗匹配，阻抗在信号完整性问题中占据着极其重要的地位。
串扰：
如果足够细心你会发现，有时对于某根信号线，从功能上来说并没有输出信号，但测量时，会有幅度很小的规则波形，就像有信号输出。
这时你测量一下与它邻近的信号线，看看是不是有某种相似的规律！
对，如果两根信号线靠的很近的话，通常会的。
这就是串扰。
当然，被串扰影响的信号线上的波形不一定和邻近信号波形相似，也不一定有明显的规律，更多的是表现为噪声形式。
串扰在当今的高密度电路板中一直是个让人头疼的问题，由于布线空间小，信号必然靠得很近，因此你比须面对它，只能控制但无法消除。
对于受到串扰的信号线，邻近信号的干扰对他来说就相当于噪声。
串扰大小和电路板上的很多因素有关，并不是仅仅因为两根信号线间的距离。
当然，距离最容易控制，也是最常用的解决串扰的方法，但不是唯一方法。
这也是很多工程师容易误解的地方。
更深入的讨论，我会在后续文章中陆续推出，如果你感兴趣，可以常来于博士信号完整性研究网，关注博士讲坛栏目。
轨道塌陷：
噪声不仅存在于信号网络中，电源分配系统也存在。
我们知道，电源和地之间电流流经路径上不可避免存在阻抗，除非你能让电路板上的所有东西都变成超导体。
那么，当电流变化时，不可避免产生压降，因此，真正送到芯片电源管脚上的电压会减小，有时减小得很厉害，就像电压突然产生了塌陷，这就是轨道塌陷。
轨道塌陷有时会产生致命的问题，很可能影响你的电路板的功能。
高性能处理器集成的门数越来越多，开关速度也越来越快，在更短的时间内消耗更多的开关电流，可以容忍的噪声变得越来越小。
但同时控制噪声越来越难，因为高性能处理器对电源系统的苛刻要求，构建更低阻抗的电源分配系统变得越来越困难。
你可能注意到了，又是阻抗，理解阻抗是理解信号完整性问题的关键。
信号完整性问题涉及面比较广，这里只是简单介绍几种现象，希望这篇文章能让你对信号完整性有个初步的认识。
信号完整性，将是每个硬件工程师的必修课。
早一天接触，早一天受益。
二、何时会遇到信号完整性
多年前，在我开始研究信号完整性问题时也曾经有过这样的疑问，随着对信号完整性理解的深入，便没有再仔细考虑。
后来在产品开发过程中，朋友、同事经常向我提出这一问题。
有些公司制作复杂电路板时，硬件总也调不通，于是找到我，当我解决了问题，并告诉他们，原因就在于没有处理好信号完整性设计，负责开发的硬件工程师也会提出同样的问题。
他们通常的说法是：
高速电路中会有问题，可是什么情况下必须进行专门的信号完整性设计？
不断的有人问我，我不得不作更深入的思考。
说实话，这个问题很难回答，或者说他们这种问法很难回答。
他们的意思可以解释为，速度高了就要考虑信号完整性，低速板不存在这个问题，那总要有个临界频率，这个频率是多少？
有人曾提出过这样的论点，当外部总线频率超过80MHz时，就要进行专门的分析设计，低于这一频率，不用考虑信号完整性问题。
对这一论点，我不敢苟同。
仔细分析，他们这种问法的背后是对信号完整性的一种误解。
如果必须有一个答案的话，我想答案应该是：
只要信号畸变到了无法容忍的程度就要考虑信号完整性问题。
呵呵，看起来像是在胡说八道，不过这确实是能找到的最好的答案了。
要想弄清这个问题，必须先了解信号完整性的实质到底是什么。
产生信号完整性的原因很多，频率（值得推敲，暂且借用提问者的说法）只不过是其中的一个而已，怎么能单单用频率来强行地划分界线！
顺便说一句，很多人说频率的影响，其实这个词很值得推敲。
频率到底指的是哪个部分的频率？
电路板上有主时钟频率，芯片内部主频，外部总线带宽，数字信号波形带宽，电磁辐射频率，影响信号完整性的频率到底指的是哪一个？
问题根源在于信号上升时间。
如果你不是很理解，可以到于博士信号完整性研究网学习。
信号完整性最原始的含义应该是：
信号是否能保持其应该具有的波形。
很多因素都会导致信号波形的畸变，如果畸变较小，对于电路板不会产生影响，可是如果畸变很大，就可能影响电路的功能。
系统频率（芯片内部主频以及外部频率）、电磁干扰、电源波纹噪声，数字器件开关噪声、系统热噪声等都会对信号产生影响，频率并不具有特殊的地位，你不能把所有的注意力都放在频率这个因素上。
那么这里又会出现另一个问题，波形畸变多大，会对电路板功能产生影响。
这没有确定统一的指标，和具体应用以及电路板的其他电气指标有关。
对于数字信号而言，对畸变的容忍度较大。
能有多大的容忍度，还要考虑电路板上的电源系统供电电压波纹有多大，系统的噪声余量有多大，所用器件对于信号建立时间和保持时间的要求是多少等等。
对于模拟信号，相对比较敏感，容忍度较小，至于能容忍多大的畸变，和系统噪声，器件非线性特性，电源质量等等有关。
是不是听起来很晦涩！
确实，要说清楚这个问题并不容易，因为牵扯到了太多的因素在内。
下面这个数字信号波形的例子能让你有一个简单直观的理解。
这是一个受反射影响的方波数字信号，波形的畸变仅仅是反射的结果，没有迭加其他噪声。
假设低电平逻辑小于0.7v，高电平大于2v。
对于高电平来说，震荡的低谷部分可能会冲到2v以下，此时电路处于不定态，可能引起电路误动作。
所以，迭加在高电平上的波纹幅度不能太大。
由于电路存在噪声，电源也有波纹，这些最终都会迭加到信号波形上，所以你计算波纹幅度的时候要考虑这些因素，而这些因素和你的电路板其他部分设计有关。
所以你无法确定一个统一的畸变标准，只能根据你具体电路的设计和应用综合考虑。
最终的原则只有一个：
通过信号完整性设计、电源完整完整性设计等手段，将总的信号畸变控制在一定范围内，保证电路板正常稳定工作。
工程中，解决信号完整性的问题是一个系统的工程，并不是一两种方法就可以包打天下的。
什么时候会碰到信号完整性问题也不是可以硬性的划一道线来区分，一句话，要根据你的实际情况来定。
可能你会感觉，这么多不确定的因素，还怎么在最初设计的时候考虑信号完整性问题？
嗯，没问题的，其实对于所有影响信号质量的因素，你都可以通过一定的设计技术来控制。
对于电源波纹问题，那是电源完整性的问题，又是一个系统的工程。
而其他的电磁干扰，电磁兼容等则是另外一个系统工程。
总之，信号完整性问题涉及的知识较多，是一个跨学科的知识体系。
网上关于信号完整性基础知识讲解很多，但很少有讲得很深入的。
要想学好信号完整性，你需要有一定的精力投入，但可以告诉你，只要掌握学习方法，其实不难。
一旦你学好它，回报是非常高的，毕竟这方面的人才现在是奇缺阿，很多公司给信号完整性工程师开价都在25W以上，如果你很牛的话，呵呵，决不是这个价。
惰如磨砺 日不见损 日有所损
勤似春芽 日不见长 日有所长
信号完整性分析3——反射现象
硬件设计2010-05-0721:
48:
51阅读164评论1 字号：
大中小 订阅
来源：
于博士信号完整性研究网，转载请注明出处
前面讲过，对于数字信号的方波而言，含有丰富的高频谐波分量，边沿越陡峭，高频成分越多。
而pcb上的走线对于高频信号而言相当于传输线，信号在传输线中传播时，如果遇到特性阻抗不连续，就会发生反射。
反射可能发生在传输线的末端，拐角，过孔，元件引脚，线宽变化，T型引线等处。
总之，无论什么原因引起了传输线的阻抗发生突变，就会有部分信号沿传输线反射回源端。
反射形成机理很复杂，这包含了很多电磁领域的复杂的知识，本文不准备深入讨论，如果你真的很想知道，可以给我留言，我专门讲解。
工程中重要的是反射量的大小。
表征这一现象的最好的量化方法就是使用反射系数。
反射系数是指反射信号与入射信号幅值之比，其大小为：
（Z2-Z1）/（Z2+Z1）。
Z1是第一个区域的特性阻抗，Z2是第二个区域的特性阻抗。
当信号从第一个区域传输到第二个区域时，交界处发生阻抗突变，因而形成反射。
举个例子看看反射能有多大，假设Z1=50欧姆，Z2=75欧姆，根据公式得到反射系数为：
（75-50）/（75+50）=20%。
如果入射信号幅度是3.3v，反射电压达到了3.3*20%=0.66v。
对于数字信号而言，这是一个很大的值。
你必须非常注意他的影响。
实际电路板上的反射可能非常复杂，反射回来的信号还会再次反射回去，方向与发射信号相同，到达阻抗突变处又再次反射回源端，从而形成多次反射，一般的资料上都用反弹图来表示。
多次的反弹是导致信号振铃的根本原因，相当于在信号上叠加了一个噪声。
为了电路板能正确工作，你必须想办法控制这个噪声的大小，噪声预算是设计高性能电路板的一个非常重要的步骤。
一、信号反射
信号沿传输线向前传播时，每时每刻都会感受到一个瞬态阻抗，这个阻抗可能是传输线本身的，也可能是中途或末端其他元件的。
对于信号来说，它不会区分到底是什么，信号所感受到的只有阻抗。
如果信号感受到的阻抗是恒定的，那么他就会正常向前传播，只要感受到的阻抗发生变化，不论是什么引起的（可能是中途遇到的电阻，电容，电感，过孔，PCB转角，接插件），信号都会发生反射。
那么有多少被反射回传输线的起点？
衡量信号反射量的重要指标是反射系数，表示反射电压和原传输信号电压的比值。
反射系数定义为：
ρ=（Z2-Z1）/（Z2+Z1）。
其中：
Z1为变化前的阻抗，Z2为变化后的阻抗。
假设PCB线条的特性阻抗为50欧姆，传输过程中遇到一个100欧姆的贴片电阻，暂时不考虑寄生电容电感的影响，把电阻看成理想的纯电阻，那么反射系数为：
ρ=（100-50）/（100+50）=1/3，信号有1/3被反射回源端。
如果传输信号的电压是3.3V电压，反射电压就是1.1V。
纯电阻性负载的反射是研究反射现象的基础，阻性负载的变化无非是以下四种情况：
阻抗增加有限值、减小有限值、开路（阻抗变为无穷大）、短路（阻抗突然变为0）。
阻抗增加有限值：
反射电压上面的例子已经计算过了。
这时，信号反射点处就会有两个电压成分，一部分是从源端传来的3.3V电压，另一部分是在反射电压1.1V，那么反射点处的电压为二者之和，即4.4V。
阻抗减小有限值：
仍按上面的例子，PCB线条的特性阻抗为50欧姆，如果遇到的电阻是30欧姆，则反射系数为ρ=（30-50）/（30+50）=-0.25，反射系数为负值，说明反射电压为负电压，值为3.3V×（-0.25）=-0.825V。
此时反射点电压为3.3V+（-0.825V）=2.475V。
开路：
开路相当于阻抗无穷大，反射系数按公式计算为1。
即反射电压3.3V。
反射点处电压为6.6V。
可见，在这种极端情况下，反射点处电压翻倍了。
短路：
短路时阻抗为0，电压一定为0。
按公式计算反射系数为-1，说明反射电压为-3.3V，因此反射点电压为0。
计算非常简单，重要的是必须知道，由于反射现象的存在，信号传播路径中阻抗发生变化的点，其电压不再是原来传输的电压。
这种反射电压会改变信号的波形，从而可能会引起信号完整性问题。
这种感性的认识对研究信号完整性及设计电路板非常重要，必须在头脑中建立起这个概念。
二、接收端容性负载的反射
信号的接收端可能是集成芯片的一个引脚，也可能是其他元器件。
不论接收端是什么，实际的器件的输入端必然存在寄生电容，接受信号的芯片引脚和相邻引脚之间有一定的寄生电容，和引脚相连的芯片内部的布线也会存在寄生电容，另外引脚和信号返回路径之间也会存在寄生电容。
好复杂，这么多寄生电容！
其实很简单，想想电容是什么？
两个金属板，中间是某种绝缘介质。
这个定义中并没有说两个金属板是什么形状的，芯片两个相邻引脚也可以看做是电容的两个金属板，中间介质是空气，不就是一个电容么。
芯片引脚和PCB板内层的电源或地平面也是一对金属板，中间介质是PCB板的板材，常见的是FR4材料，也是一个电容。
呵呵，搞来搞去，还是回到了最基础的部分。
高手不要笑，太简单了。
不过确实很多人看到寄生电容就感到有点晕，理解不透，所以在这里罗嗦一下。
回到正题，下面研究一下信号终端的电容有什么影响。
将模型简化，用一个分立电容元件代替所有寄生电容，如下图所示。
我们考察B点电容的阻抗情况。
电容的电流为：
I=Cdv/dt
随着电容的充电，电压变化率逐渐减小（电路原理中的瞬态过程），电容的充电电流也不断减小。
即电容的充电电流是随时间变化的。
电容的阻抗为：
Z=V/I=V/Cdv/dt
因此电容所表现出来的阻抗随时间变化，不是恒定的。
正是这种阻抗的变化特性决定了电容对信号影响的特殊性。
如果信号上升时间小于电容的充电时间，最初电容两端的电压迅速上升，这时阻抗很小。
随着电容充电，电压变化率下降，充电电流减小，表现为阻抗明显增大。
充电时间无穷大时，电容相当于开路，阻抗无穷大。
阻抗的变化必然影响信号的反射。
在充电的开始一段时间，阻抗很小，小于传输线的特性阻抗，将发生负反射，反射回源端A点的信号将产生下冲。
随着电容阻抗的增加，反射逐渐过渡到正反射，A点的信号经过一个下冲会逐渐升高，最终达到开路电压。
因此电容负载使源端信号产生局部电压凹陷。
精确波形和传输线的特性阻抗、电容量、信号上升时间有关。
对于接收端，很明显，就是一个RC充电电路，不是很严谨，但是和实际情况非常相似。
电容两端电压，即B点电压随RC充电电路的时间常数呈指数增加（基本电路原理）。
因此电容对接收端信号上升时间产生影响。
RC充电电路的时间常数为τ=Z×C，这是B点电压上升到电压终值的1/e即37%所需的时间。
B点电压10%~90%上升时间为τ（10～90）=2.2τ=2.2Z×C
如果传输线特性阻抗为50欧姆，电容量10pF，则10~90充电时间为1.1ns。
如果信号上升时间小于1.1ns，那么B点电压上升时间主要由电容充电时间决定。
如果信号上升时间大于1.1ns，末端电容器作用是使上升时间进一步延长，增加约1.1ns（实
升级会员 