基于单片机的语音存储及回放系统课程设计毕业设计.docx
《基于单片机的语音存储及回放系统课程设计毕业设计.docx》由会员分享，可在线阅读，更多相关《基于单片机的语音存储及回放系统课程设计毕业设计.docx（48页珍藏版）》请在冰豆网上搜索。
基于单片机的语音存储及回放系统课程设计毕业设计
电子与信息工程学院
综合实验课程报告
课题名称基于单片机的语音采集及回放系统设计
1总体设计方案介绍：
1.1语音编码方案：
人耳能听到的声音是一种频率范围为20Hz～20000Hz,而一般语音频率最高为3400Hz。
语音的采集是指语音声波信号经麦克风和高频放大器转换成有一定幅度的模拟量电信号,然后再转换成数字量的全过程。
根据“奈奎斯特采样定理”,采样频率必须大于模拟信号最高频率的两倍，由于语音信号频率为300～3400Hz,所以把语音采集的采样频率定为8kHz。
从语音的存储与压缩率来考虑，模型参数表示法明显优于信号波形表示法[4]。
但要将之运用于单片机，显然信号波形表示法相对简单易实现。
基于这种思路的算法，除了传统的一些脉冲编码调制外，目前已使用的有VQ技术及一些变换编码和神经网络技术，但是算法复杂，目前的单片机速度底，难以实现。
结合实际情况，提出以下几种可实现的方案。
（1）短时平均跨零记数法该方案通过确定信号跨零数，将语音信号编码为数字信号，常用于语音识别中。
但对于单片机，由于处理数据能力底，该方法不易实现。
（2）实时副值采样法采样过程如图2.1所示。
图2.1采样过程
具体实现包括直存取法、欠抽样采样法、自相似增量调制法等三种基本方法。
其中第三种实现方法最具特色，该方法可使数据压1：
4.5，既有
调制的优点，又同时兼有PCM编码误差较小的优点，编码误差不向后扩散。
1.2A/D、D/A及存储芯片的选择
单片机语音生成过程,可以看成是语音采集过程的逆过程,但又不是原封不动地恢复原来的语音,而是对原来语音的可控制、可重组的实时恢复。
在放音时,只要依原先的采样直经D/A接口处理,便可使原音重现。
（1）A/D转换芯片的选择根据题目要求采样频率fs=8KHZ，字长=8位，可选择转换时间不超过125µs的八位A/D转换芯片。
目前常用的A/D转换实现的
方法有多种，鉴于转换速度的要求，我们采用A/D转换芯片AD574。
该芯片是高速12位逐次比较型A/D转换器，内置双极性电路构成的混合集成转换显片，具有外接元件少，功耗低，精度高等特点，并且具有自动校零和自动极性转换功能，只需外接少量的阻容件即可构成一个完整的A/D转换[5]。
（2）D/A转换芯片的选择D/A转换芯片的作用是将存储的数字语音信号转换为模拟语音信号，由于一般的模拟转换器都能达到1μs的转换速率，足够满足题目的要求，故我们在此选用了通用D/A转换器DAC0832。
（3）数据存储器的选择当采样频率ƒs=8KHZ，字长为8位时，一秒钟的语音需要8K字节的存储空间，则存储器至少需要有80k
容量。
在这里我们选用闪速存储器AT29C040作为存储器，一片该芯片可存储60秒钟的语言。
1.3系统总体结构
数字化语音存储与回放系统的基本思想是通过拾音器将声音信号转化成电信号，再经过放大器放大，然后通过带通滤波器滤波，模拟语音信号通过模数转换（A/D）转换成数字信号，再通过单片机控制将数据从存储器中读出，然后通过数模转换（D/A）转换成模拟信号，经放大再扬声器或耳机上输出。
整个系统框架图如图3.1所示：
图3.1整体框图
系统组成如图所示,由输入通道、AT89C51单片机和输出通道三部分组成。
输入通道部分由拾音器、前置放大电路和带通滤波器组成；输出通道由带通滤波器、后级放大电路组成[9]。
拾音器输出的毫伏信号实测其范围约为20~25mV，此电信号太小不能够进行采样，后级A/D转换输入信号的动态范围为0~5V，语音信号的范围与采样范围的比较得出放大器的放大倍数应为200倍左右，此处将信号通过一增益为46dB的放大器，将其放大到伏特量级，输出级放大电路亦采用这种电路，两级放大电路都采用增益可调的典型电路。
考虑到语音信号的固有特点，将低于300Hz和高于3.4kHz的分量滤掉后语音质量仍然良好。
此处将其通过一增益为46dB的放大器，因此，将带通滤波器设计为典型的300Hz~3.4kHz,输出级带通滤波器亦为300Hz~3.4kHz,这样既可滤掉低频分量又可滤掉D/A转换带来的高频分量，很好的滤除掉噪声。
根据奈奎斯特抽样定理知欲使采样信号无失真，抽样频率最低为6.8kHZ，考虑到留有一定的余地，这样就足够保证语音质量。
经量化后，微处理器将数据存到处理器，需要时再将其回放，存入与放出由开关通过微处理器来控制实现。
存储器的容量选择视所存语音信号的时间长短而定。
为了使A/D的输入信号稳定在其动态范围内，在输入级加上了自动增益控制电路，同时也使音量稳定。
2硬件电路设计：
2.1拾音器
拾音器是一种声传感器，声传感器是把外界声场中的声信号转换成电信号的传感器。
它在通讯、噪声控制、环境检测、音质评价、文化娱乐、超声检测、水下探测和生物医学工程及医学方面有广泛的应用[10]。
它的种类很多，按其特点和频率等，将它划分为超声传感器、声压传感器和声表面波传感器等。
单纯的磁性拾音器工作的电学原理为当声音在铜丝绕制的线圈内震动切割被该线圈所缠绕的磁芯产生的磁感线时，线圈内感应出电信号并流出。
感应电流的强弱取决于切割磁感线的多寡（振幅）、切割频率（震动频率）和磁感线自身的强弱。
拾音器包括拾音头（换能装置、唱针）和音臂等附件。
其换能装置主要有压电式、电磁式、电容式以及半导体等[11]。
电磁式拾音头，用电磁感应原理，将机械振动变换成电信号的幅度响应拾音头。
主要由线圈和磁钢等组成。
唱针耦合在线圈上的称动圈式，耦合在磁钢上的称动磁式。
此外，也有将唱针耦合在衔铁上的称为动铁式，也称可变磁阻式。
在本设计中决定采用动圈式拾音器
2.2放大器的设计
（1）增益放大器 拾音器输出的毫伏信号实测其范围约为20~25Mv
此电信号太小不能够进行采样，后级A/D转换输入信号的动态范围为0~5V，语音信号的范围与采样范围的比较得出放大器的放大倍数应为200倍左右，此处将信号通过一增益为46dB的放大器，将其放大到伏特量级，输出级放大电路亦采用这种电路，两级放大电路都采用增益可调的典型电路[12]。
为了将从拾音器获得的微弱语音信号放大,采用两极高输入阻抗的同向放大器,电路图如图所示,每级放大器的放大倍数按下式计算:
图4.1增益放大器
（２）输出放大器 经带通滤波器输出的声音回放信号，其幅度为0～5V，足以用耳机来接收听，可不接任何放大器。
但考虑到实际中经常回用到喇叭外放，故在本系统中增加外放功能，前端放大器采用通用型音频功率放大器LM386来完成[13]。
电路如图4.1。
该电路增益为50～200，连续可调，最大不失真功率为325mW。
输出端接C4、R9串联电路，以校正喇叭的频率特性，防止高频自激．脚7接220uF去偶电容，以消除低频自激．为便于该功放在高增益情况下工作，这里将不使用输入端脚2对地短路．
图4.2输出放大器
2.3有源带通滤波器设计
滤波器是一种能使有用频率信号通过同时抑制（或大为衰减）无用频率信号的电子装置。
工程上常用它来作信号处理、数据传输和抑制干扰等。
这里主要讨论模拟滤波器。
以往这种滤波电路主要采用无源元件R、L和C组成，60年代以来，集成运放获得了迅速发展，由它和R、C组成的有源滤波电路，具有不用电感、体积小、重量轻等优点[14]。
此外，由于集成运放的开环电压增益和输入阻抗都很高，输出阻抗又底，构成有源滤波电路后还具有一定的电压放大和缓冲作用。
但是，集成运放的带宽有限，所以目前有源滤波电路的工作频率难以作的很高，这是它的不足之处。
对于幅频响应，通常把能够通过的信号频率范围定义为通带，而把受阻和衰减的信号频率范围定义为阻带，理想滤波电路在通带内应具有零衰减的幅频响应和线形的相位响应，而在阻带内应具有无限大的幅度衰减（
）。
按照通带和阻带的相互位置不同，滤波器可分为低通滤波器、高通滤波器、带通滤波器、带阻滤波器。
通常用幅频响应来表征一个滤波器的特征，欲使信号通过滤波器的失真很小，则相位和延时响应亦须考虑。
当相位响应
作线性变化，即时延响应
为常数时，输出信号才可能避免失真。
图4.3
，
（s=
）
这里
为传递函数的模，
为其相位角。
延时向量
：
声音信号经动圈拾音器转有源滤波器换成电压信号，通过前级放大，在对其进行数据采集之前，有必要经过带通滤波器除带外杂波，选定该滤波器的通带范围为300Hz~3.4KHz.其作用是：
1．保证300～3400Hz的语音信号不失真的通过滤波器；
2．滤除带外的低频信号，以减少带外功频等分量的干扰，大大减少噪声影响，该下限频率可下延到270Hz左右；
3．便于滤除带外的高次谐波，以减少因8kHz采样率而引起的混叠失真，根据实际情况，该上限频率可在2700Hz左右，带通滤波器按品质因数Q的大小为窄带滤波器（Ｑ＞10）和带通滤波器（Ｑ＜10两种，本题中，上限频率fh=3400Hz,通带滤波器中心频率f0与品质因数Ｑ分别为
f0=
=
=1010HzQ=
显然，Q＜10，故该带通滤波器为宽带带通滤波器．带宽带通滤波器由高通和低通滤波器级联构成，鉴于Butterworth滤波器带内平坦的响应特性，我们选用二阶Butterworth带通滤波器，电路如图4.3所示．实验证明，该滤波器能有效的滤除低频分量，大大减少噪声干扰，与之同时也绿除了多余的高频分量，消除了高频失真，性能足以满足要求[15]。
图4.4带通滤波器
2.4可调稳压电源的设计
这里介绍的稳压电源，采用三端可调稳压集成电路LM317，外围电路十简单，便于制作。
该稳压电源，电压可调范围1.5~25V,最大负载电流1.5A[16]。
电路如图4.4所示：
220V交流电经变压器T降压,得到24V交流电,再经VD1~VD4组成的全桥整流,由C1滤波后得到33V左右的直流电压[17]。
该电压经集成电路LM317后得稳压输出,调节电位器RP,即可连续调节输出电压。
图中C2用以消除寄生振荡,C3的作用是抑制纹波,C4是用以改善稳压电源的的暂态响应,VD6、VD7在输出端电容漏电或调整端短路时起保护作用。
VD5为本电源的工作指示灯，电阻R1是限流电阻。
输出端接微型电压表PV，可以直观的指示输出电压值。
各元件具体参数如图所标。
图4.5可调直流稳压电源
2.5MCS—51系列单片机
单片微型计算机（Sing-ChipMicrocomputer）简称单片机。
它是在一块芯片上集成中央微处理器（CentralProcessingUnit,CPU）、随机存取存储器（RandomAccessMemory,RAM）、只读存储器（ReadOnlyMemory,ROM）、定时/计数器及I/O（Input/Output）接口电路等部件，构成一个完整的微型计算机。
它的特点是：
高性能，高速度，体积小，价格低廉，稳定可靠，应用广泛[18]。
正是由于单片机具有上述显著的特点，使单片机的应用范围日益扩大。
单片机的应用打破了人们传统设计思想，原来很多用模拟电路、脉冲数字电路和逻辑部件来实现的功能，现在均可以使用单片机，使用软件来实现。
使用单片机具有体积小、可靠性高、性能价格比高和容易产品化的优点。
2.5.189C51简介
89C51是一种带4K字节片内程序存储器，且是高性能CMOS8位微处理器，俗称单片机[19]。
该器件采用ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-51指令集和输出管脚相兼容。
由于将多功能8位CPU和闪烁存储器组合在单个芯片中，ATMEL的89C51是一种高效微控制器，为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。
图4.689C51引脚图
89C51有40个引脚，4个8位并行输入/输出（I/O）端口：
P0、P1、P2、P3，其中，P1是完整的8位准双向I/O口，两个外中断，2个16位可编程定时/计数器，两个全双向串行通信口，一个模拟比较放大器。
此外，89C51的时钟频率可为零，即具备可用软件设置的睡眠省电功能，系统的唤醒方式有RAM、定时/计数器、串行口和外中断口，系统唤醒后即进入工作状态，省电模式中，片内RAM将被冻结，时钟停止震荡，所有功能停止工作，直至系统被硬件系统复位方可继续工作
2.引脚介绍
Vcc：
接+5V电源正端
GND：
接地。
P0口：
P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。
当P1口的管脚第一次写1时，被定义为高阻输入。
P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。
在FIASH编程时，P0口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。
P1口：
P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。
P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。
在FLASH编程和校验时，P1口作为第八位地址接收。
P2口：
P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。
并因此作为输入时，P2口的管脚被外部拉低，将输出电流。
这是由于内部上拉的缘故。
P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。
在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。
P2口在FLASH编程和校验时接收高八位地址信号和控制信号。
P3口：
P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。
当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。
作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。
P3口也可作为89C51的一些特殊功能口，如下表4.1所示：
表4.1P3口管脚的特殊功能
引脚
第二功能
P3.0
P3.0
P2.0
P3.3
P3.4
P3.5
P3.6
P3.7
RXD（串行输入口）
TXD（串行输出口）
INTO（外部中断0请求输入端）
INT1（外部中断1请求输入端）
T0（定时器/计数器0记数脉冲输入端）
T1（定时器/计数器1记数脉冲输入端）
WR（片外数据存储器写选通信号输出端）
RD（片外数据存储器读选通信号输出端）
RST：
复位输入。
当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。
ALE/PROG：
当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。
在FLASH编程期间，此引脚用于输入编程脉冲。
在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。
因此它可用作对外部输出的脉冲或用于定时目的。
然而要注意的是：
每当用作外部数据存储器时，将跳过一个ALE脉冲。
如想禁止ALE的输出可在SFR8EH地址上置0。
此时，ALE只有在执行MOVX，MOVC指令是ALE才起作用。
另外，该引脚被略微拉高。
如果微处理器在外部执行状态ALE禁止，置位无效。
PSEN：
外部程序存储器的选通信号。
在由外部程序存储器取指期间，每个机器周期两次/PSEN有效。
但在访问外部数据存储器时，这两次有效的/PSEN信号将不出现。
EA/VPP：
当/EA保持低电平时，则在此期间外部程序存储器（0000H-FFFFH），不管是否有内部程序存储器。
注意加密方式1时，/EA将内部锁定为RESET；当/EA端保持高电平时，此间内部程序存储器。
在FLASH编程期间，此引脚也用于施加12V编程电源（VPP）。
XTAL1：
反向振荡放大器的输入及内部时钟工作电路的输入。
XTAL2：
来自反向振荡器的输出。
3.主要性能指标
a.与MCS-51兼容
b.4K字节可编程闪烁存储器
c.寿命：
1000写/擦循环数据保留时间：
10年
d.全静态工作：
0Hz-24Hz
e.三级程序存储器锁定
f.128*8位内部RAM
g.32可编程I/O线
h.两个16位可编成定时器/计数器
i.5个中断源
j.可编程串行通道
k.低功耗的闲置和掉电模式
l.片内振荡器和时钟电路,时钟频率1.2—12MHz;可有时钟输出
m.有强的位寻址\位处理能力
4.89C51单片机的主要组成部分
（1）CPU
CPU是单片机的核心部分,他的作用是读入和分析每条指令,根据每条指令的功能要求,控制各个部件执行相应的操作。
89C51单片机内部有一个8位的CPU，它是由运算器和控制器组成。
运算器运算器主要包括算术、逻辑运算部件ALU、累加器ACC、寄存器B、暂存器YMP1、YMP2、程序状态寄存器PSW、布尔处理器及十进制调整电路等。
运算器主要用来实现数据的传送、数据的算术运算、逻辑运算和位变量处理等。
控制器控制器包括时钟发生器、定时控制逻辑、指令寄存器指令译码器、程序计数器PC、程序地址寄存器、数据指针寄存器DPTR和堆栈指针SP等。
控制器是用来统一指挥和控制计算机进行工作的部件。
它的功能是从程序存储器中提取指令，送到指令寄存器，再进入指令译码器进行译码，并通过定时和控制电路，在规定的时刻发出各种操作所需要的全部内部控制信息及CPU外部所需要的控制信号，如ALE、PSEN、RD、WR等，使各部分协调工作，完成指令所规定的各种操作。
（2）存储器
程序存储器程序存储器用于存放编好的程序、表格和常数。
程序存储器的寻址范围可以有64KB与此相应,程序存储器的编址自0000H开始,最大可至FFFFH。
程序存储器的编址规律为；先片内、后片外，片内、片外连续，两者一般不作重叠。
对于片内有程序存储器的芯片，CPU的控制器专门提供一个控制信号EA来区分，当EA为无高电平时，复位后单片机先执行片内有程序存储器中程序，当程序计数器的内容超过OFFFH时，将自动转去执行片外程序存储器的程序而当指令，当EA为低电平时，将强行执行片外程序存储器中的程序。
此时多在片外程序存储器中存放调试程序，使计算机工作在调试状态。
这里应该注意的是，片外程序存储器存放调试程序的部分，其编址与片内程序存储器的编址是可以重叠的，就借EA的换接可实现分别访问。
在程序存储器中，有7个单元具有特殊用途。
0000H—0002H：
是所有执行程序的入口地址，89C51单片机复位后，CPU总是从0000H单元开始执行程序。
0003H：
外部中断0入口。
000BH：
定时/计数器0溢出中断入口。
0013H：
外部中断1入口。
001BH：
定时/计数器1溢出中断入口。
0023H：
串行口中断入口。
002BH：
定时器/计数器2溢出或T2EX端负跳变。
使用时，通常在这些入口地址处存放一条绝对跳转指令，使程序跳转到用户安排的中断程序起始地址，或者从0000H起始地址跳转到用户设计的初始程序上。
数据存储器片内数据存储器有16位，寻址范围也可达64KB。
故片外数据存储器的容量可大到与程序存储器一样，其编址自0000H开始,最大可至FFFFH。
89C51单片机数据存储器有片内数据存储器RAM和特殊功能寄存器SFR：
前者有128个字节，其编址为00H—FFH，可以读、写任何数据；后者也占128个字节，其编址位80H—FFH；两者连续而不重叠。
片内数据存储器的容量很小，常需扩展片外数据存储器。
如扩展少量片外数据存储器，容量不超过256个单元，则也可按8位二进制数编址，自00H开始，最大可至FFH。
表4.2不同存储器与所用指令及其寻址方式的对应关系
存储器
访问性质
所用指令及寻址方式
ROM
依次取指执行程序
根据PC值自动访问
程序转移
程序转移类指令
用户访问
MOVC指令
片内RAM
访问整
个字节
主要为MOV指令，借工作寄存器间接寻址
访问20H~2FH单元中的某位
位操作类指令，
借位地址寻址
SFR
访问整个字节
主要为MOV类指令，直能借直接寻址字节寻址
访问SFR中的可寻址位
位操作类指令，
借位地址寻址
片外RAM
如容量不大于256单元
MONX指令，借工作寄存器间接寻址
如容量大于256单元
MONX指令，借数据指针寄存器间接寻址
片内数据存储器又可分为工作寄存区、位寻址区、数据缓冲器区等三个区域。
工作寄存器区
在低128B的内部RAM中，前32个单元（地址为00H—1FH）为通用工作寄存器区，共分为四组（寄存器0组、1组、2组、3组），每组8个工作寄存器由R0—R7组成，共占32个单元。
选用哪一组由程序状态字PSW中的RS1、RS0这两位的设置决定，若程序并不需要四个4组工作寄存器，那么剩下的工作寄存器可作一般的存储器来使用。
位寻址区
20H—2FH的16个单元为位寻址区，该区的每个单元都被赋予了一个位地址，每个单元8位，共128位。
其位寻址范围为00H—7FH。
位寻址区的每一位都可当作软件触发器，由程序直接进行处理。
程序中通常把各种程序状态标志、位控变量设在位寻址区。
同样，位寻址区的RAM单元也可作为一般的数据存储器按字节单元使用。
数据缓冲区
30H~7FH是数据缓冲区，用户RAM区，共80个单元。
（3）特殊功能寄存器
累加器A累加器A是一个最常用的8位特殊功能寄存器，它既可用于存放操作数，也可用于存放运算的中间结果。
大部分单操作数指令的操作数就取自累加器。
用ACC表示A的符号地址。
寄存器B寄存器B是一个8位寄存器，主要用于乘法和除法的运算。
乘法运算时，B中存放乘法，乘法操作后，乘积的高8位又存于B中；除法运算时，B中存放除数，出发操作后，B中又存放余数。
在其他指令中，寄存器B可作为一般的寄存器使用，用于暂存数据。
5.定时器/计数器
主要特性
a.89C51单片机有两个可编程的定时器/计数器——定时器/计数器0与定时器/计数器1，可有程序选择作为定时器用或作为计数器用，定时时间或记数值也可由程序设定。
b.每一个定时器/计数器具有4种工作方式，可用程序选择。
c.任一定时器/计数器在定时时间到或记数值到时，可有程序安排产生中断请求信号或不产生中断请求信号。
定时/计数器0和1的控制和状态寄存器
特殊功能寄存器TMOD和TCON分别是定时/计数器0和1的控制和状态寄存器，用于控制和确定各定时/计数器的功能和工作模式。
模式控制寄存器TMOD
TMOD用于控制T0和T1的工作方式和4种工作模式。
其中低4位用于控制T0，高4位用于控制T1。
其值可用程序决定，其格式如下：
GATE
M1
M0
GATE
M1
M0
GATE位：
门控位。
当GATE=1时，只有
或
引脚为高电平且TR0或TR1置1时，相应的定时/计数器才被选通工作；当GATE=0，则只要TR0和TR1置1，定时/计数器就被选通，而不管
或
的电平是高还是低
位：
计数/定时功能选择位。
=0，设置为定时器方式，计数器的输入是内部时钟脉冲，其周期等于机器周期。
=1，设置为计数器方式，计数器的输入来自T0（P3.4）或T1（P3.5）端的外部脉冲。
M1、M0位：
工作模式选择位。
2位可形成4中编码，对应4种工作模式，见下表：
表4.3M1、M0工作模式
M1M0
功能描述
00
方式0：
13位定时器/计数器
01
方式1：
16位定时器/计数器
10
方式2：
具有自动重装初值的8位定时器/计数器
11
方式3：
定时/计数器0分为两个8位定时/计数器，定时/计数器1在此方式无实用
升级会员 