数字逻辑与系统课程设计实验报告2.docx

资源描述

数字逻辑与系统课程设计实验报告2.docx

《数字逻辑与系统课程设计实验报告2.docx》由会员分享，可在线阅读，更多相关《数字逻辑与系统课程设计实验报告2.docx（11页珍藏版）》请在冰豆网上搜索。

数字逻辑与系统课程设计实验报告2.docx

数字逻辑与系统课程设计实验报告2

一．课程设计的基本要求

通过课程设计各环节的实践，应达到如下要求：

1．初步掌握数字逻辑电路分析和设计的基本方法，包括：

（1）根据设计任务和指标，初选电路；

（2）通过调查研究、设计计算，确定电路方案；

（3）选测元器件，安装电路，独立进行试验，并通过调试改进方案；

（4）分析实验结果，写出设计总结报告。

2．培养一定自学能力和独立分析问题、解决问题能力。

包括：

（1）学会自己分析、找出解决问题的方法；

（2）对设计中遇到的问题，能独立思考，查阅资料，寻找答案；

（3）掌握一些测试电路的基本方法，实验中出现一般故障，能通过“分析、观察、判断、试验、再判断”的基本方法独立解决；

（4）能对实验结果进行分析和评价。

3．掌握安装、布线、调试等基本技能，巩固常用仪器的正确使用方法。

4．通过严格的科学训练和工程设计实践，树立严肃认真、一丝不苟、实事求是的学作风，并具有一定的生产观点、经济观点、全面观点及团结协作的精神。

二．课程设计的题目和任务

1．课程设计题目：

“12翻1”小时计数器设

2．课程设计任务：

按照01-02-03-………-11-12-01-02……规律计数，有复位清零功能。

三．设计原理及框图

（一）同步时序逻辑电路的设计方法：

在设计时序逻辑电路时，要求设计者根据给出的具体逻辑问题，求出实现这一逻辑功能的逻辑电路。

所得到的设计结果应力求简单。

当选用小规模集成电路做设计时，电路最简的标准是所有的触发器和门电路的数目最少，而且触发器和门电路的输入端数目也最少。

设计同步时序逻辑电路，一般按照如下步骤进行：

1.逻辑抽象，得出电路的状态转换图或状态转换表

将要求实现的时需逻辑功能表示为时序逻辑函数，可以用状态转换表的形式，也可以用状态转换图或状态机流程图的形式。

这就需要：

（1）分析给定的逻辑问题，确定输入变量、输出变量以及电路的状态数。

通常都是取原因或条件作为输入逻辑变量，取结果做输出逻辑变量

（2）定义输入、输出逻辑状态和每个电路状态的含义，并将电路状态顺序编号

（3）按照题意列出电路的状态转换表或画出电路的状态转换图

这样，就把给定的逻辑问题抽象为一个时序逻辑函数了。

2.状态化简

若两个电路状态在相同的输入下有相同的输出，并且转换到同样一个次态去，则称这两个状态为等价状态。

显然，等价状态时重复的，可以合并为一个。

电路的状态数越少，设计出来的电路就越简单。

状态化简的目的就在于将等价状态合并，以求的最简的状态转换图。

3.状态分配

状态分配又称为状态编码。

时序逻辑电路的状态时用触发器状态的不同组合来表示的。

首先，需要确定触发器的数目n。

因为n个触发器共有2n种状态组合，所以为获得时序电路所需要的M个状态，必须取

2n-1

其次，要给每个电路状态规定对应的触发器状态组合。

每组触发器的状态组合都是一组二值代码，因而又将这项工作称为状态编码。

在M<2n的情况下，从2n个状态中取M个状态的组合可以有多种不同的方案，而每个方案中M个状态的排列顺序又有许多种。

如果编码方案选择得当，设计结果可以很简单。

反之，编码方案选的不好，设计出来的电路就会复杂的多，这里面有一定的技巧。

为了便于记忆和识别，一般选用的状态编码和他们的排列书序都朱迅一定的规律。

4.选定触发器类型，求出电路的状态方程、驱动方程和输出方程

因为不同逻辑功能的触发器驱动方式不同，所以用不同类型触发器设计出的电路也不一样。

为此，在设计具体的电路前，必须选定触发器的类型。

选择触发器类型时应考虑到器件的供应情况，并力求减少系统中使用的触发器种类。

根据状态转换图或状态转换表和选定的状态编码、触发器的类型，就可以写出电路的状态方程、驱动方程和输出方程。

5.根据得到的方程式画出逻辑图

6.检查设计的电路能否自启动

如果电路不能自启动，则需要采取措施加以解决。

一种解决办法时在电路开始工作时通过预置数将电路的状态置成有效状态循环中的某一种。

另一种解决方法是通过修改逻辑设计加以解决。

至此，逻辑设计工作已经完成。

下图用方框图表示了上述设计工作的大致过程。

图1同步时序逻辑电路的设计过程

（二）“12翻1”小时计数器的设计过程

首先进行逻辑抽象。

因为计数器的工作特点是在时钟信号操作下自动地依次从一个状态转为下一个状态，所以它没有输入逻辑变量，只有进位输出信号。

因此，计数器是属于穆尔型的一种简单时序电路。

取进位信号为输出逻辑变量C，同时规定有进位输出是C＝1，无进位输出时C＝0。

十二进制计数器应该有十二个有效状态，若分别用S0、S1、……S12表示，则按题意可以画出如图2所示的电路状态转换图。

因为十二进制计数器必须用12个不同的状态表示已经输入的脉冲数，所以状态转换图已不能再化简。

由已知，现要求M＝12，故应取触发器位数n＝4，因为

23＜12＜24

假如对状态分配无特殊要求，可以取自然二进制数的0001～1100作为S1～S12的编码，于是得到了表1中的状态编码。

图2电路状态转换图

表1电路状态转换表

状态变化顺序

状态编码

进位输出

等效

十进制数

S10

S11

S12

由于电路的次态Q3*Q2*Q1*Q0*和进位输出C唯一地取决于电路现态Q3Q2Q1Q0的取值，故可根据表1画出表示次态逻辑函数和进位输出函数的卡诺图，如图3所示。

因为计数器正常工作时不会出现0000，1101，1110和1111四个状态，所以可将Q3Q2Q1’Q0、Q3Q2Q1Q0’和Q3Q2Q1Q0三个最小项约束项处理，在卡诺图中用×表示。

为清晰起见，可将图3.2.3所示的卡诺图分解为图4所示的五个卡诺图，分别表示Q3*Q2*Q1*Q0*和C这五个逻辑函数。

Q1Q0

Q3Q2

××××/×

0010/0

0100/0

0011/0

0101/0

0110/0

1000/0

0111/0

0001/1

××××/×

1001/0

1010/0

1100/0

1011/0

图3电路次态/输出（Q3*Q2*Q1*Q0*/C）的卡诺图

Q1Q0

Q3Q2

Q3*

Q1Q0

Q3Q2

Q2*

Q1Q0

Q3Q2

Q1*

Q1Q0

Q3Q2

Q0*

Q1Q0

Q3Q2

图4卡诺图的分解

从这些卡诺图得到电路的状态方程为：

Q3*=Q3Q2’+Q2Q1Q0

（3.2.1）

Q2*=Q3’Q2Q1’+Q3’Q2Q0’+Q2’Q1Q0

Q1*=Q1’Q0+Q0’Q1

Q0*=Q3’Q0’+Q2’Q0’+Q1’Q0’

输出方程为：

C=Q3Q2（3.2.2）

如果选用JK触发器组成这个电路，则应将式3.2.1的状态方程换成JK触发器特性方程的标准形式，即Q*=JQ’+K’Q,然后就可以找到驱动方程了。

为此，将式3.2.3改写为

Q3*=Q3Q2’+Q2Q1Q0（Q3+Q3’）=（Q2Q1Q0）Q3’+Q2’Q3

（3.2.3）

Q2*=（Q1Q0）Q2’+（Q3’（Q1Q0）’）Q2

Q1*=Q1’Q0+Q0’Q1

Q0*=（Q3’+Q2’+Q1’）Q0’+1’Q0=（Q3Q2Q1）’Q0’+1’Q0

在变化Q3*的逻辑式时，删去了约束项Q3Q2Q1Q0。

将式3.2.3中的各逻辑式与JK触发器的特性方程对照，则各个触发器的驱动方程为

J3=Q2Q1Q0K=Q2

（3.2.4）

J2=Q1Q0K=（Q3’（Q1Q0）’）’

J1=Q0K=Q0

J0=（Q3Q2Q1）’K=1

四．各功能模块电路图

逻辑图：

图5同步十二进制计数器逻辑图

时序图：

图6同步十二进制计数器时序图

五．元器件

同步十二进制计数器所有所需元器件如下图（图7）所示：

图7（a）AND2（2输入端与门）2个

图7（b）AND3（3输入端与门）1个

图7（c）NAND2（2输入端与非门）2个

图7（d）NAND3（3输入端与非门）1个

图7（e）NOT（非门）1个

图7（f）JKFF（JK触发器）4个

（a）（b）（c）

（d）（e）（f）

图7同步十二进制计数器所用元器件

JK触发器的逻辑功能：

JK触发器的特性方程：

Q*=JQ’+K’Q

表2JK触发器特性表

图8JK触发器的状态转换图

六．课程设计总结

设计，给人以创作的冲动。

在画家眼里，设计是一幅清明上河图或是一幅向日葵;在建筑师眼中，设计是昔日鎏金般的圆明园或是今日一塑自由女神像;在电子工程师心中，设计是贝尔实验室的电话机或是华为的程控交换机。

凡此种种，但凡涉及设计都是一件良好的事情，因为她能给人以美的幻想，因为她能给人以金般财富，因为她能给人以成就之感，更为现实的是她能给人以成长以及成长所需的营养，而这种营养更是一种福祉，一辈子消受不竭享用不尽。

我就是以此心态对待此次《电子技术》课程设计的，所谓“态度决定一切”，于是偶然又必然地收获了诸多，概而言之，大约以下几点：

一、温故而知新。

课程设计发端之始，思绪全无，举步维艰，对于理论知识学习不够扎实的我深

展开阅读全文