献给初学者的时序图D触发器74hc595等的精彩问答Word文档格式.docx
《献给初学者的时序图D触发器74hc595等的精彩问答Word文档格式.docx》由会员分享，可在线阅读，更多相关《献给初学者的时序图D触发器74hc595等的精彩问答Word文档格式.docx（48页珍藏版）》请在冰豆网上搜索。
06:
02
总线中一般要挂很多个设备
1
这边是输出端吧
07:
37
应该是
输出端高阻，让出总线是什么意思
08:
18
这边有总线吗
44
这个电路里哪地方时总线
09:
01
是DS还是
15,1,2,3,4,5。
。
6这几个
27
这个是串并转换芯片吧
46
是的
10:
42
从这个电路的设计上来说
74hc595
并不能输出高阻状态
56
只能输出0
和
11:
08
你有没有输出高阻状态的资料
电路
没有
我给你画个示意图吧
17
一会你看看这里边的程序，好像牵涉到时序
18:
06
成功发送文件“03
74HC595串入并出芯片应用.rar”（30.00KB）。
28
三态一般都是这样的连接
48
如果是刚才那个芯片的话，高阻状态是什么样子
49
左边可以看做是三个输入
19:
23
刚才那个芯片输出高阻的话
需要把oe置成高电平
不过那个电路已经把oe接地了
所以不可能输出高阻了
奥
20:
如果有两个那样的芯片接到总线上，高阻才有意义是吧？
一般来说是这样的
21:
如果只有一个芯片设计成高阻也有点意义
43
什么意义
59
高阻也就是说
不输出电平
就像把闸刀断开一样
22:
可能有时候特殊情况需要这样的输出
34
稍微知道了点了
看刚才那个程序
23:
void
In_595（）
{
uchar
i;
for（i=0;
i<
8;
i++）
temp
<
=
1;
DS
CY;
SH_CP
0;
_nop_（）;
}
Out_595（）
ST_CP
ST_CP
o
SH_CP=0
SH_CP=1
我感觉应该是根据那个
功能表得出来的吧
25:
sh_cp是时钟输入吧
58
上升沿有效
应该是从功能表过来的
26:
是时钟输入
移位寄存器的时钟输入
对
是595的时钟
27:
07
那个存储时钟和这个有什么区别
39
哪个存储时钟啊
29:
存储时钟
就是输出时钟
30:
15
sh的上升沿
把数据锁入到
595中
st的上升沿
把595的数据
输出到8位并行口上
31:
09
你自己能理解就行了
也不一定把它叫做时钟
通过这个function能看出来什么时候输入什么时候输出不能
32:
能啊
这个表的描述很清楚
呵呵
45
看这个吧
比较专业点
33:
35
是不是明白了啊
595对应哪一行
34:
31
47
这个是把数据串行输入到595
对应那个表中的哪一行
35:
你看到
FUNCTION
TABLE了吗
看到了
36:
10
第4和第6行是说数据串行输入到595的时序
38
第5和第6行是说从595输出到数码管的时序
37:
16
parallel
output
stage
第6行对应两个？
38:
25
第6行是输入端进数
同时
输出端出数
39:
但是输出端的数据不包括输入端的当前数据
21
这点可能有点拗口
怎么取这两种数据
我说的最后一句话
你可以先不理解
也不影响使用芯片
41
区分
40:
区分哪两种数据啊
32
输入和输出吗
恩
41:
输入和输出还用区分吗
都不在一个端口上
42:
不理解你想怎么区分
43:
DS是输入数据用的吧
44:
串转并从这输入，从另一边的8条线输出
那是不是还可以读到那边的8条线状态呢
54:
可以读8条线的状态
你想明白了吗
找本数字电路的书再复习一遍吧
57:
读出的时候应该也和那个功能表有关系吧
有关系
和第几个有关系呢
st
58:
第几行呢
59:
我给你发的那个文件中的fig.5能看懂吗
22
你要是能把这个图看懂
就不用看表格了
15:
从
Q7'
中都出的数据和ds的输入数据保持同步，也就是说这两根线上的数据始终相同
也就是说随时都可以取数据？
嗯
可以这么理解
这个还需要移位寄存器一个一个读出吧
读取数据和功能表中的第五和第六行有关系
好，我再看看
对哪个fig.5不是很明白，不过至少得先会使用Function表。
先把表看明白了吧
熟悉几个器件后
就好了
这个器件你以前用过没
各种器件都差不多
无非就是把时序组合变一下
55
没用过
11
不错啊，已经能学以致用了
我靠
这也叫致用啊
04
等你用过几个器件后
就知道这是多么简单的事情了
那个Q7'
引脚
是sh上升沿以后才有效
程序不对？
从fig.6可以看出来
经过了一级触发器
57
程序没问题
14
你现在也没用Q7'
这个管脚吧
我是说探讨一下芯片的工作原理
16:
没有用
你看看fig.6
ds
到
这条路径
经过了两个触发器
这两个触发器都是用sh作为时钟出发的
触发的
17:
也就是Q7'
的数据要比DS的数据晚一个stage
具体可以找一个触发器的工作原理参考一下
你怎么看出是2个触发器的
ff0
ff7都是触发器
latch是锁存器
ff0,ff7?
figure6里没有啊
FF0
没有嘛
FF7
是这个图吗
你看看和Q7'
相连的那个东西是什么
我刚才说的好像还有问题
是经过7个stage
26
哈哈
看这个里面的fig.6
FF0上面标示的是
stage0
FF7上面标示的是
stage7
这个图吧
是这个图
05
就是为啥Q7和Q1到Q6不一样恩
呢
Q0~Q7是一样的，Q7'
单独考虑
你估计是干什么用的
串行输出啊
24:
可以做时延用
q7'
有8个stage的延时
我先看看触发器的原理，大学时这块都没学好
触发器和锁存器是
数字电路的基础
能具体点，这个触发器是什么类型的触发器
内部结构
不一定要钻研很深
只把工作原理看懂就行了
你就找D触发器看吧
这个就是一个典型的D触发器
好
28:
我先看看
行
有问题再讨论吧
那个latch应该也有个这样的表吧
应该是有
这两种都是非门，有什么区别
没区别吧
我觉得就是画法不一样
52
逻辑上没啥区别
你再说一下中午说的那个Q7'
与DS的关系吧
CP上升沿时FF0到FF7
D和Q是一样的?
STAGES1
to
6这个是什么东西
50:
ds到q7'
经过了8个触发器，你琢磨一下吧
52:
那个R是什么，我在网上找的怎么就没这个脚呢
哪个r啊
53:
d触发器上的吗
是
r是reset的意思
有的触发器上还有s
s是set的意思
那我说下我现在的理解吧
CP上升时，D
Q
D
0
55:
这个时候这个D端是和DS一样的。
不知道那个STAGES1
6是什么东西
就当成是6个触发器吧
你现在可能有直观印象了
不过还可以再深入理解
那也就是上升沿的时候FF7右边的Q和DS是一样了
不是一样的
为啥不一样
你能不能理解这句话：
D的数据是CP上升沿之前DS的数据
好像能理解
那上升沿过程中的呢
上升沿的时候
你可以简单理解为传递过程中
这个时候DS对D不影响是吧
姑且认为不影响吧
这些Q1。
Q6和D有啥关系
我再给你画个图吧
看来你对D触发器工作原理还没有完全理解
q1
q6都和触发器有关系
你可以认为是6个触发器并行工作
第一个上升沿前的数据放Q1,第二放Q2。
？
看这个图
不好意思
画颠倒了
13
看这个吧
你给我发过来
速度太慢
成功接收文件
打开文件
打开所在文件夹
下面的时序图是图d1
d2
d3的初始化
为啥D2,D3一直是0
在第一个时钟周期假设其值依次为
这个时候是上电状态是吧？
你可以这么理解
然后需要Reset?
reset先不考虑
就考虑它的核心功能
d
q
clk
这个图我只画了一个时钟周期的数据
这个之后，d2,d3都应该为1了吧
你考虑一下第二个时钟周期
d1
d3的值是多少
上升沿有效
d2为1
d3继续为0
我接着给你再画一个周期的数据
你看看和你想的一样不
这次说对了
第三个上升沿时
d3才为1
是的
现在能明白怎么传递数据了吗
知道了
是不是所有设备都是上升沿有效？
也就是说前一个触发器要想把数据传递给下一个触发器
需要一个时钟周期的时间
不是
很多下降沿有效的设备
spi设备大部分都是下降沿
如果时钟频率太快的话呢
太快就错了啊
我看例子里加NOP
是怎么回事
29
这就可以解释为什么
说有的设备能跑多少兆了
nop是空指令
是为了等时钟周期的吧
等待吧
一般是为了等待设备
怕指令太快了
设备还没来得及建立
保持
就是一个周期传送不了？
到下个周期的话，NOP?
一个周期传送不了就废了
没下个周期了
也就是说必须保证
在clk的两个上升沿之间把数据从d传到q
否则就失败了
中间那么多设备它也能传过去？
我只是说触发器
假如再串几个触发器的话
我指的是单个触发器
触发器串联可以提高系统工作频率
你要想理解这句话
估计还得再仔细琢磨琢磨
恩，为啥能提高？
你可以想象一下流水线
比如
只有一个人把砖头从火车站搬到郑大
他搬砖头的频率很慢
因为路上要耗费很多时间
如果只有一个触发器能实现的东西，用多个触发器那不是变慢了吗？
如果在火车站和郑大中间多加几个人
每个人运输一段距离
传送砖头的速度就快了
我刚才这个例子中的人
就相当于触发器
能理解了吗
不太理解，火车站到郑大是人必须跑这么远
电路这是一瞬间就到了啊
你要想理解数字电路里的这个理论
还得去了解
setup;
hold;
path
delay这些概念
一瞬间是多少时间呢
=0？
如果是纯粹导线的话，应该肯定比触发器快吧
这个说不好
00
所以就需要综合考虑了
如果瓶颈在触发器的话
那就得想办法减少setup时间
什么时候需要用到多级触发器串联
大部分设计中
都是线延时比较大
我刚才举那个例子中就需要触发器串联
如果传输路径短的话
就无所谓了
可以考虑不用优化
哪些电路用多级串
一般
一般的数字电路都需要串
很少不使用这个方法的
我说的是规模电路了
既然会导致延迟，那不是减慢速度了
延迟和速度是完全不同的概念
学计算机的时候学过流水线吧
有延迟
但是
速度快
有时候延迟对我们来说没啥影响
而速度却很关键
延迟可能只是发生在加电的一瞬间
而速度是在整个工作周期内都有的
我先想想
呵呵
你这慢慢就成数字电路专家了啊
靠，还是你强啊，我们单位他们肯定不知道这
博士就是不一样啊
和博士没啥关系
平时看点书就知道了
不是学单片机，我还真提不起兴趣学这个东西。
多了解一点
没坏处
主要是书上太多了，不知道啥重要了，看完就忘
其实你只要能把D触发器理解的透彻了
数字电路也就基本上没问题了
今天听你一讲比我上一年大学了
吹大了
真的，我学了一年数点还是啥也不会
电
我大学也没学会
这也是后来学的
45:
不过你要是感兴趣
还可以再深入研究一点
现在说的这些也就是基础知识
好，肯定以后写单片机会遇到更深的
单片机能遇到啥深的啊
46:
难道这个已经
升级会员 