交换原理课程设计TST交换网络设计Word下载.docx
《交换原理课程设计TST交换网络设计Word下载.docx》由会员分享，可在线阅读，更多相关《交换原理课程设计TST交换网络设计Word下载.docx（24页珍藏版）》请在冰豆网上搜索。
MT8980是用于数据或语音交换的专用芯片，文章介绍了利用该芯片实现小型程控交换的设计方案，讨论了系统的硬件和软件结构。
指出了MT8980与CPU的接口设计，以及对MT8980的程序控制。
并对交换技术作了简单介绍,在此基础上着重介绍了利用MT8980和MT8816，实现T-S-T交换网络的设计方案,介绍了交小型T-S-T的数字交换机软件系统设计的核心部分。
关键词:
TST网络，AT89C51，MT8980，MT8816，74HC573
前言
近20年的时间里,随着半导体材料技术、大规模集成电路技术、计算机技术和数字传输技术等方面的快速发展,传统的电话交换系统正在逐步发展成为一种廉价、快捷、优质、可靠,不仅能交换话音,还能够交换数据或图像等多种综合业务的通用性的通信组网设备。
程控电话交换系统的主要任务是实现用户间话路的接续,它可以划分为两大部分:
话路设备与控制设备。
数字交换网络是程控交换系统中一种规模可缩放的大容量数字交换部件，目前在交换局中运行的程控数字交换系统，其数字交换网络主要采用复制式T-S-T型时分交换，在实现上通常采用专用通信芯片。
对时分交换网络，信道由时隙构成。
交换单元内部通常采用T-S-T型接线器结构。
T-S-T型接线器主要有话音存储器和控制存储器及一些控制电路组成,其交换工作方式有两种:
顺序写入\控制读出和控制写入\顺序读出。
对于单T接线器实现的交换网络，对每个时隙的存取需要一个读周期时间和一个写周期时间，因此其可交换的最大时隙数目与存储器的读写周期时间有关，随着交换容量的增大，对存储器的读写速度要求更高。
由于通信专用芯片成本较高，并且对大容量的交换网络实现更为困难，因此导致交换网络成本高，设计复杂，程控交换机是现代通信技术、计算机技术与大规模集成电路有机结合的产物。
先进的硬件与日臻完美的软件综合于一体,赋予程控交换机以众多的功能和特点,使它与机电交换机相比,特点是:
体积小,重量轻,功耗低,节省费用；
能提供许多新的用户服务性能,如缩位拨号、叫醒业务、呼叫转移等等；
工作稳定,维护管理方便,可靠性高；
灵活性大,为适应交换机外部条件的变化,增加的新业务往往只要改变软件就能满足不同外部条件需要，便于采用公共信道信号系统,不但可以提高呼叫接续的速度和提供更多服务性能,而且还能提高通信质量。
第一章T-S-T网络基本原理
1.1T接线器的简介及工作原理
空间接线器用来完成对传送同步时分复用信号的不同复用线之间的交换功能，而不能改变其时隙位置，可简称为S接线器。
而对同步时分复用信号来说，用户信息固定在某个时隙里传送，一个时隙就对应一条话路。
因此，对用户信息的交换就是对时隙里内容的交换，即时隙交换。
可以说，同步时分复用信号交换实现的关键是时隙交换，时间接线器用来完成在一条复用线上时隙交换的基本功能，可以简称为T接线器。
图1.1空间接线器
从结构上看，空间接线器由电子交叉矩阵和控制存储器（CM）构成，图1所示为基于两种控制方式的空间接线器。
它包括一个4×
4的电子交叉矩阵和对应的控制存储器。
4×
4的交叉矩阵有4条输入复用线和4条输出复用线，每条复用线上传送由若干个时隙组成的同步时分复用信号，任一条输入复用线可以选通任一条输出复用线。
这里我们说成复用线，而不一定是一套32路的PCM系统，是因为实际上还要将各个PCM系统进一步复用，使一条复用线上具有更多的时隙，以更高的码率进入电子交叉矩阵，从而提高性能。
因为每条复用线上具有若干个时隙，也即每条复用线上传送了若干个用户的信息，所以，输入复用线与输出复用线应在某一个指定时隙接通。
例如，第1条输入复用线的第1个时隙可以选通第2个输出复用线的第1个时隙，它的第2个时隙可能选通第3条输出复用线的第2个时隙，它的第3个时隙可能选通第1条输出复用线的第3个时隙，等等。
所以说，空间接线器不进行时隙交换，而仅仅实现同一时隙的空间交换。
当然，对应于一定出入线的各个交叉点是按复用时隙而高速工作；
而在这个意义上，空间接线器是以时分方式工作的。
图1.2电子交叉矩阵
各个交叉点在哪些时隙应闭合，在哪些时隙应断开，这决定于处理机通过控制存储器所完成的选择功能。
如图1（a）所示，对应于每条入线有一个控制存储器（CM），用于控制该入线上每个时隙接通哪一条出线。
控制存储器的地址对应时隙号，其内容为该时隙所应接通的出线编号，所以其容量等于每一条复用线上时隙数，每个存储单元的字长，即比特数则决定于出线地址编号的二进制码位数。
例如，若交叉矩阵是32×
32，每条复用线有512个时隙，则应有32个控制存储器，每个控制存储器有512个存储单元，每个单元的字长为5比特，可选择32条出线。
图1（b）与（a）基本相同，不同的是这时每个控制存储器对应一条出线，用于控制该出线在每个时隙接通哪一条入线。
所以，控制存储器的地址仍对应时隙号，其内容为该时隙所应接通的入线编号，字长为入线地址编号的二进制码位数。
电子交叉矩阵在不同时隙闭合和断开，要求其开关速度极快，所以它不是普通的开关，通常，它是电子选择器组成的。
电子选择器也是一种多路选择交换器，只不过，其控制信号来源于控制存储器。
图1（b）中的4×
4电子交叉矩阵的构成可以表示为图2。
由图可知，4×
4电子交叉矩阵可采用4片4选1的选择芯片，各负责一条输出复用线。
每片的4条输入复用线按输入线号复接起来，形成4条输入复用线。
4个控制存储器对应4条出线，每个控制存储器内存储2个入线地址，并输出至相应选择器作为控制信号。
选择器的选通端决定选择器是否工作，以免选择器将控制存储器无输入误认为输出0，而将此时的入线与出线0接通。
1.2S接线器的简介及工作原理
结构上，时间接线器采用缓冲存储器暂存话音的数字信息，并用控制读出或控制写入的方法来实现时隙交换，因此，时间接线器主要由话音存储器（SM）和控制存储器（CM）构成，如图3所示。
其中，话音存储器和控制存储器都采用随机存取存储器（RAM）构成。
话音存储器用来暂存数字编码的话音信息。
每个话路时隙有8位编码，故话音存储器的每个单元应至少具有8比特。
话音存储器的容量，也就是所含的单元数应等于输入复用线上的时隙数，假定输入复用线上有512个时隙，则话音存储器要有512个单元。
控制存储器的容量通常等于话音存储器的容量，每个单元所存储的内容是由处理机控制写入的。
在图3中，控制存储器的输出控制话音存储器的读出地址。
如果要将话音存储器输入TS49的内容a在TS58中输出，可在控制存储器的第58单元中写入49。
现在来观察完成时隙交换的过程。
各个输入时隙的信息在时钟控制下，依次写入话音存储器的各个单元，时隙1的内容写入第1个存储单元，时隙2的内容写入第2个存储单元，以此类推。
控制存储器在时钟控制下依次读出各单元内容，读至第58单元时（对应于话音存储器输出TS58），其内容49用于控制话音存储器在输出TS58读出第49单元的内容，从而完成了所需的时隙交换。
输入时隙选定了输出时隙后，由处理机控制写入控制存储器的内容在整个通话期间是保持不变的。
于是，每一帧都重复以上的读写过程，输入TS49的话音信息，在每一帧中都在TS58中输出，直到通话终止。
图1.3S接线器工作原理
显然，控制存储器每单元的比特数决定于话音存储器的单元数，也就是决定于复用线上的时隙数。
应该注意到，每个输入时隙都对应着话音存储器的一个单元数，这意味着由空间位置的划分而实现时隙交换，从这个意义上说，时间接线器带有空分的性质，是按空分方式工作。
S接线器工作原理方面，参考图1，空间接线器有两种工作方式，是按照存储器配置的不同而划分的。
①按输入线配置的称为输入控制方式（见图1（a））
②按输出线配置的称为输出控制方式（见图1（b））
在图1（a）中，第1个存储器第7单元由处理机控制写入了2。
第7单元对应于第7个时隙，当每帧的第7个时隙到达时，读出第7单元中的2，表示在第7个时隙应将第1条入线与第2条出线接通，也就是第1条入线与第2个出线的交叉点在第7时隙中应该接通。
在图1（b）中，如果仍然要使第1输入线与第2输出线在第7时隙接通，应由处理机第2个控制存储器的第7单元写入输入线号码1，然后，在第7个时隙到达时，读出第7单元中的1，控制第2条出线与第1条入线的交叉点在第7时隙接通。
在同步时分复用信号的每一帧期间，所有控制存储器的各单元的内容依次读出，控制矩阵中各个交叉点的通断。
输出控制方式有一个优点：
某一输入线上的某一个时隙的内容可以同时在几条输出线上输出，即具有同步和广播功能。
例如，在4个控制存储器的第K个单元中都写入了输入线号码i，使得输入线i的第K个时隙中的内容同时在输出线1~4上输出，而在输入控制方式时，若在多个控制存储器的相同单元中写入相同的内容，只会造成重接或出线冲突，这对于正常的通话是不允许的。
T接线器工作原理方面就控制存储器对话音存储器的控制而言，可有两种控制方式：
①顺序写入，控制输出，简称“输出控制”。
②控制写入，顺序写出，简称“输入控制”。
图1.4T接线器的工作方式
图4（a）所示为输出控制方式，即话音存储器的写入是由时钟脉冲控制按顺序进行，而其读出要受控制存储器的控制，由控制存储器提供写出地址。
控制存储器则只有一种工作方式，它所提供的读出地址是由处理机控制写入，按顺序读出的。
例如，当有时隙内容a需要从时隙i交换到时隙j时，在话音存储器的第i个单元顺序写入内容a，由处理机控制在控制存储器的第j个单元写入地址i作为话音存储器的输出地址。
当第j个时隙到达时，从控制存储器中去取出输出地址i，从话音存储器第i个单元中取出内容a输出，完成交换。
图4（b）所示为输入控制方式，即话音存储器是控制写入，顺序读出的，其工作原理与输出控制方式相似，不同之处不过是控制存储器用于控制话音存储器的写入。
当第i个输入时隙到达时，由于控制存储器第i个单元写入的内容是j，作为话音存储器的写入地址，就使得第i个输入时隙中的话音信息写入话音存储器的第j个单元。
当第j个时隙到达时，话音存储器按顺序读出内容a，完成交换。
实际上，在一个时钟脉冲周期内，由RAM构成的话音存储器和控制存储器都要完成写入和读出两个动作，这是由RAM本身提供的读、写控制线控制，在时钟脉冲的正、负半周分别完成的。
特别的是，T接线器还存在时延。
时间接线器的容量等于话音存储器的容量及控制存储器的容量，也即等于输入复用线上的时隙数，一个输入N路复用信号的时间接线器就相当于一个N×
N交换单元。
因此，增加N就可以增加交换单元的容量。
当然，在输入复用信号帧长确定时，N越大，存储器读、写数据的速度就要越快，所以，N的增加是有限制的。
若单路信号的速率为v，采用的存储器为双向数据总线，数据总线的宽度（即每次存储数据的比特数）B比特，需要时间t，则有下述关系成立：
2×
N×
v＝B÷
t
由上式可知，增加时间接线器的容量的方法包括：
①使用快速的存储器。
这相当于减少上式中的t；
②增加存储器数据总线的宽度，即增加上式中的B；
③使用单项数据总线的存储器。
这相当于去掉上式中的因子2。
因为经过时间接线器进行的是时隙交换，所以每个时隙的信号都会在存储器中产生大小不等的时延。
同步时分复用信号经过一个时间接线器的时延包括：
①信号进行串并交换时的时延。
这项延时与存储器的数据总线宽度成正比。
因此，在通过增加存储器数据总线的宽度来增加时间接线器容量时，也同时增加了信号经过时间接线器的时延。
②在存储器中的时延。
因为时隙互换的关系，所以每个时隙的信号在经过存储器后都会有大小不等的延迟。
延迟最小的情况发生在一个时隙的信号在写入存储器后立即被读出时，延迟最大的情况发生在一个时隙的信号在写入存储器后要等待一帧后才可读出时。
因为有各种各样可能的时隙互换方式，所以时间接线器需要等到一帧中各时隙的信号都到齐后才能输出，假设时间接线器在一帧各时隙的信号都到齐后经过τ时间后开始输出，则信号经过时间接线器的平均时延为：
T＝τ＋NW
其中，N是每帧中的时隙数，W是一个时隙的时间长度。
但应注意，各时隙中的单路信号经过的时延各不相同。
1.3T-S-T网络的工作原理
图1.5T-S-T工作原理图
T-S-T是三级交换网络，两侧为T接线器，中间一级为S接线器，S级的出入线数决定于两侧T接线器的数量。
第1级T接线器：
负责输入母线的时隙交换。
S接线器：
负责母线之间的空间交换。
第2级T接线器：
负责输出母线的时隙交换。
因为采用两个T级，可充分利用时分接线器成本低和无阻塞的特点，并利用S级扩大容量，使他具有成本低，阻塞率小和路由寻找简单等特点。
这种数字交换网引入了空分级S，改善了话务的疏散功能，并通过扩大S级的输入母线和输出母线，将多个时分接线器连接起来，大幅度提高了交换网的容量。
图中S级之前的称为前T级，S级之后的称为后T级。
TST交换网络有8条输入PCM复用线,每条接至一个T接线器,有8条输出PCM复用线从输出侧T接线器接出。
T接线器的数量为输入（8）+输出（8）。
中间一级为S接线器,交叉点矩阵为8×
8。
假定每条输入或输出PCM复用线上的复用度为32,即32个时隙,则所有T接线器的容量应有32个单元,每一级的控制存储器的单元也应有32个。
TST交换网络中的T接线器有两种控制方式。
一种是输入T接线器采用“顺序写入,控制读出”方式,输出T接线器采用“控制写入,顺序读出”方式;
另一种控制方式是输入T接线器输出采用“控制写入,顺序读出”方式,输出T接线器采用“顺序写入,控制读出”方式。
中间S接线器采用输入控制和输出控制两种方式均可.这里S级的容量为8X8，即有8组输入母线和8组输出母线，分别可接8个前T级和8个后T级。
为减少选路次数，简化控制，可使两个方向的内部时隙具有一定的对应关系，通常可相差半帧，俗称反相法，即：
设：
Nf=一帧的时隙数,Na=A到B方向的内部时隙数,Nb=B到A方向的内部时隙数
则：
Nb=Na+Nf/2
TST网络完全无阻塞的条件：
m（内部时隙数）=2n（输入时隙数）
在实际应用中，用户A所在的同一组T级网络中前T级和后T级使用同一个控制存储器来控制，但两者最高位是倒相关系，同样的方法，用户B所属的T级网络也是采用的同一个控制存储器来控制，只需要将最高位反相后送给后T级。
这样在电路上大大的简化了控制电路的复杂程度。
1.4T-S-T网络的工作过程
AB的交换：
将用户A的话音信息的PCM编码由交换网络的上行通路HW1的TS1，交换到用户B占用的下行通路HW3的TS3，交换网络的内部时隙选用ITS2。
为完成这个交换，计算机在呼叫建立时将初级T接线器的控制存储器的CMA1
（1）的值设为2，将第一个S接线器S1的控制存储器CMC2
（2）的设为1，将第二个S接线器S2的控制存储器CMC32
（2）的内容设为2，将次级T接线器的控制存储器的CMB1（3）的内容设为2。
网络中初级T接线器采用控制输入，顺序输出方式，上行通路传送来的用户A的信息被写如其话音存储器SMA1
（2），在时隙2时被读出并送到输出端，也就是S1的输入线HW1的ITS2。
由于S1采用输出控制方式，S1的控制存储器CMC2
（2）的值为1，所以S1的输入线HW1与输出线HW2在时隙2时连通。
S1的输出线HW2也是S2的输入线。
因为S2采用输出控制方式且S2的控制存储器CMC3
（2）的内容为2，所以S2的输入线HW2与输出线HW3在时隙2时接通。
S2的输出线HW3又为次级T接线器的输入线，由于次级T接线器采用顺序输入，控制输出方式，并且次级T接线器的CMB1（3）的值为2，因此用户A的话音信息被交换到了HW3的TS3，网络完成了规定的交换。
BA的交换：
将用户B的话音信息的PCM编码从交换网络的上行通路HW3的TS3交换到A所占用的下行通路的HW1的TS1。
其内部时隙ITS的选用常采用反相法来确定。
采用反相法时，两个通路的内部时隙相差半帧，用公式表示为Y=（X+n/2）modn式中，Y为反向通路的内部时隙号，X为正向通路的内部时隙号，n为每帧的时隙数（即复用度），在本网络的示例中，Y=（X+n/2）modn=（2+32/2）mod32=18。
反向通路的交换过程与与正向通路完全类似，不在赘述。
第二章硬件介绍
2.1单片机AT89C51简介
AT89C51是一种带4K字节闪烁可编程可擦除只读存储器（FPEROM—FalshProgrammableandErasableReadOnlyMemory）的低电压，高性能CMOS8位微处理器，俗称单片机。
该器件采用ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-51指令集和输出管脚相兼容。
由于将多功能8位CPU和闪烁存储器组合在单个芯片中，ATMEL的AT89C51是一种高效微控制器，为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。
图2.1AT89C51引脚图
1．主要特性：
·
8031CPU与MCS-51兼容·
全静态工作：
0Hz-24KHz
4K字节可编程FLASH存储器（寿命：
1000写/擦循环）
三级程序存储器保密锁定·
128*8位内部RAM
32条可编程I/O线·
两个16位定时器/计数器
6个中断源·
可编程串行通道
低功耗的闲置和掉电模式
片内振荡器和时钟电路
2．管脚说明：
VCC：
供电电压。
GND：
接地。
P0口：
P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。
当P1口的管脚第一次写1时，被定义为高阻输入。
P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。
在FIASH编程时，P0口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。
P1口：
P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。
P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。
在FLASH编程和校验时，P1口作为第八位地址接收。
P2口：
P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。
并因此作为输入时，P2口的管脚被外部拉低，将输出电流。
这是由于内部上拉的缘故。
P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。
在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。
P2口在FLASH编程和校验时接收高八位地址信号和控制信号。
P3口：
P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。
当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。
作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。
RST：
复位输入。
当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。
ALE/PROG：
当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。
在FLASH编程期间，此引脚用于输入编程脉冲。
在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。
因此它可用作对外部输出的脉冲或用于定时目的。
然而要注意的是：
每当用作外部数据存储器时，将跳过一个ALE脉冲。
如想禁止ALE的输出可在SFR8EH地址上置0。
此时，ALE只有在执行MOVX，MOVC指令是ALE才起作用。
另外，该引脚被略微拉高。
如果微处理器在外部执行状态ALE禁止，置位无效。
/PSEN：
外部程序存储器的选通信号。
在由外部程序存储器取指期间，每个机器周期两次/PSEN有效。
但在访问外部数据存储器时，这两次有效的/PSEN信号将不出现。
/EA/VPP：
当/EA保持低电平时，则在此期间外部程序存储器（0000H-FFFFH），不管是否有内部程序存储器。
注意加密方式1时，/EA将内部锁定为RESET；
当/EA端保持高电平时，此间内部程序存储器。
在FLASH编程期间，此引脚也用于施加12V编程电源（VPP）。
XTAL1：
反向振荡放大器的输入及内部时钟工作电路的输入。
XTAL2：
来自反向振荡器的输出。
2.2时分交换芯片MT8980介绍
图2.2MT8980引脚图
该器件是8线×
32信道数字交换电路。
它内部包含串-并变换器，数据存储器、帧计数器、控制接口电路、接续存储器、控制寄存器、输出复用电路及并-串变换器等功能单元。
输入和输出均连接8条PCM基群（30／32路）数据线，在控制信号作用下，可实现240／256路数字话音或数据的无阻塞数字交换。
它是目前集成度较高的新型数字交换电路，可用于中、小型程控用户数字交换机。
图2.3MT8980引脚图
1．MT8980管脚说明
：
时钟输入，频率为4.096MHz，串行码流由此时钟的下降沿定位。
：
帧同步脉冲输入，它作为2.048Mb／s码流的同步信号，低电平使内部计数
器在
下次负跳变时复位。
片选信号输入，低电平有效。
DS：
微处理器接口时数据输入选通信号，高电平有效。
VDD：
正电源。
VSS：
负电源，通常为地。
R／
微处理器接口时读、写控制信号，若输入高电平，为读出；
若输入低电平，则为写入。
数据应答信号输出（开漏输出），它为微处理器接口时数据证实信号，若此端下拉至低电平，电路处理完数据，通常
经909Ω（W／4）接+5V。
ODE：
输出驱动允许。
若该输入保持高电平，则STO0～STO7输出驱动器正常工作；
若为低电平，则STO0～STO7呈高阻。
但是如果利用软件控制方式，即使ODE为高电平，也可以置STO0～STO7进入高阻态。
CBO：
控制总线输出。
每帧由256比特组成，每码元为接续存储器高位256个存储
单元第1位的值。
第0码流相应的码元先输出。
A0～A5：
微处理器接口时地址信号输入。
D
升级会员 