模拟集成电路课程设计Word格式.docx
《模拟集成电路课程设计Word格式.docx》由会员分享，可在线阅读，更多相关《模拟集成电路课程设计Word格式.docx（17页珍藏版）》请在冰豆网上搜索。
代课教师：
许江涛：
Tel:
，Email：
jtxu@
西一楼二楼C段255教研室
注意事项：
1.所给定的设计指标仅供参考，可以进行适当的修改，但需要说明原因；
2.根据设计指标，可以在参考电路结构的基础上确定参数并改进设计，非常鼓励通过查找参考文献，采用其它结构的电路，或者创新电路结构；
3.需要阅读模型文件
/data/jtxu/analog/05umpdk/05model/s05mixdtssa01v11.scs了解可以选用的器件类型、尺寸和关键参数等；
这里给出MOS管的几个关键参数供大家参考：
NMOS：
modelnamemn
Vth0=719.2mVμ0=495.1cm2/V/stox=13nmPMOS:
modelnamemp
Vth0=972.6mVμ0=283.3cm2/V/stox=13.7nm
真空介电常数：
ε0=8.85*10-12F/msio2的相对介电常数：
εr,sio2=3.9
4.设计过程中可以参考模型库中的mn_fitting.pdf等文件，这些文件给出了各种不同尺寸MOS管的Vds、Vgs、Ids、Gm等的变化曲线，和计算结果相印证，指导电路设计过程；
5.电路仿真时，所加载的model文件地址在3中已经给出，需要说明的是需根据电路中所使用的元器件分别加载器模型项，例如电路中包含了MOS管、电阻、电容和三极管，则模型文件需要add四次，并在section一栏分别填写对应的工艺角项，依次为tt、restypical、captypical和biptypical。
这些是典型工艺角的设置情况，如果仿真其它工艺角，可以参考model文件中对已其它工艺角的定义。
例如对于MOS管除了定义了tt（typicalNMOS/typicalPMOS），还定义了ff、ss、fs和sf四种情况，分别对应fastNMOS/fastPMOS、slowNMOS/slowPMOS、fastNMOS/slowPMOS和slowNMOS/fastPMOS。
而对于电阻则定义了三种情况：
restypical、resslow和resfast。
题目一：
带隙基准的设计
基于所给的CMOS工艺设计一个带隙基准，带隙基准的原理和设计方法请参考教材《模拟CMOS集成电路设计》（陈贵灿等译）第11章内容。
设计指标（供参考）：
性能参数
测试条件
参数指标
工作电压范围
2.5～5.5V
静态电流
VDD=3.6V，Temp=27℃
<
20μA
输出基准电压
0.6V±
0.5％范围以内
线路调整率
VDD=2.5～5.5V，Temp=27℃
0.01％/V
PSRR（50Hz）
>
85dB
PSRR（1KHz）
75dB
温度特性
VDD=3.6V，Temp=-40~125℃
15ppm/℃
注：
上述PSRR是指从电源端到基准输出端增益的倒数。
设计要求：
1．确定设计指标（以上指标供参考，可以进行适当修改，但需讲清楚原因）；
2．根据设计指标，可以在参考电路结构基础上确定参数和改进设计，也可以查找文献采用其它结构的电路或创造新的电路结构进行设计；
3．阅读模型文件，了解可以选用的器件类型、尺寸范围、关键参数；
4．手工设计：
根据拟定的设计指标，尝试初步确定满足指标的各元件的模型与参数：
MOS：
沟道长度与宽度，并联个数；
电阻：
宽度、长度、串并联个数；
电容：
宽度、长度、并联个数；
三极管：
并联个数。
5．采用全典型模型,27℃，验证带隙基准是否满足设计指标；
（偏置可用理想电流源代替）
6．设计偏置电路：
a）选定电路结构；
b）手工设计：
确定各元件的模型与尺寸；
c）采用全典型模型，仿真验证偏置电流源的性能；
7．将偏置电路和带隙基准电路合在一起仿真（采用全典型模型，27℃），验证带隙基准的性能参数（应包括但不限于以下内容）：
a）VDD从0V上升到5.5V过程中的基准电压波形，观察基准的建立过程与电源电压对基准的影响（线路调整率），以及工作电流曲线（直流扫描）；
b）VDD在1μS内由0V上升到3.6V然后保持不变时的基准电压波形，观察快速上电时基准的建立过程（瞬态扫描）；
c）VDD在10mS内由0V上升到3.6V然后保持不变时的基准电压波形，观察慢速上
电时基准的建立过程（瞬态扫描）；
d）在VDD＝3.6V时，PSRR对于频率（1Hz～100KHz）的特性曲线（交流扫描）；
e）在VDD＝3.6V时，温度由-40℃上升到125℃的带隙输出电压曲线（温度扫描）；
要求全典型模型下，电路要达到“设计指标”要求，否则应对电路结构和参数进行修改与优化，直至满足要求（可能需要多次调整）。
8．采用全慢模型，电源电压2.5V，温度-40℃进行仿真，观察以上参数的变化；
9．采用全快模型，电源电压5.5V，温度125℃进行仿真，观察以上参数的变化；
10．根据以上仿真结果，分析模型变化时，基准输出电压变化的分析。
设计报告要求：
1.设计指标的确定及其原因（如果需要对上面的指标进行修改的话）；
2.电路结构的确定及其原因；
3.电路原理论述（具体到每个器件的作用）；
4.每个晶体管的沟道宽度与长度的确定依据，电阻电容尺寸的选取依据；
5.手工设计过程（可能要迭代）；
6.报告“设计要求”中的各种波形和性能指标。
7.仿真结果的分析与设计总结（感想、改进）；
8.组内成员的具体分工与任务量（以％表示）；
9.参考文献；
10.附录（整体电路与网表文件）。
参考电路：
题目二：
差分电路设计
基于所给的CMOS工艺设计运算放大器（单端输出）和迟滞比较器。
（可分别设计运放和比较器，也可以设计一个复用电路，通过控制信号实现运放和比较器的转换。
）
设计指标：
（供参考）
运放负载电容
2pF
电源电压范围
2.5~5.5V
整体静态电流
20uA
运算放大器
输入共模范围
VDD=3.6V，Temp=27℃
0.3~2V
输出摆幅
0.7~3V
开环增益（低频）
80dB
单位增益带宽
800KHz
相位裕度
60°
PSRR（低频）
100dB
CMRR（低频）
90dB
迟滞
比较器
输入上升翻转点
VDD=3.6V，Temp=27℃，低频
Vref+（8~12mV）
输入下降翻转点
Vref-（8~12mV）
1．确定设计指标（以上指标供参考，可以进行适当修改，但需说明原因）；
3．阅读模型文件，了解可以选用的器件类型与尺寸范围；
根据拟定的设计指标，初步确定满足指标的各元件的模型与参数：
5．采用全典型模型,27℃，验证差分电路是否满足设计指标；
a）选定电路结构；
b）手工设计：
c）采用全典型模型，仿真验证偏置电流源的性能；
7．将偏置电路和差分电路合在一起仿真（采用全典型模型，27℃，VDD=3.6V），确定差
分电路的最终性能参数（应包括但不限于以下内容）：
运放应用：
a）一输入端固定为1V参考电压，另一输入端从0V上升到2V时的输出电压曲线与静态电流曲线，确定低频增益；
以输出1.8V为输出参考电压，确定输入失调电压
（直流扫描）；
b）一输入端固定为1V参考电压，另一输入端为信号输入时的放大特性：
增益、相位、带宽、相位裕量等（交流扫描）；
c）PSRR对于频率（1Hz～100KHz）的特性曲线（交流扫描）；
迟滞比较器：
一输入端固定为1V参考电压，另一输入端由低变高和由高变地时的输出曲线，观察迟滞量（直流扫描）；
要求全典型模型下，运放和比较器达到“设计指标”要求，否则应对电路结构和参数进行修改与优化，直至满足要求（可能需要多次调整）。
10．对以上仿真结果进行分析总结，归纳模型、电压、温度对性能的影响，分析原因，探讨减小影响的方法。
1.设计指标的确定及其原因；
（如果需要对上面的指标进行修改的话）
4.每个晶体管的沟道长度的确定及其原因；
10.附录（整体电路与网表文件）。
VControl
自1"
Vout1
'
"
题目三：
过温保护电路设计
基于所给的CMOS工艺设计一个温度系数尽量小的电流源与一个过温保护电路。
基准电流源可以给过温保护电路提供一个不随温度变化的偏置电流，保证过温保护电路自身的特性不随温度变化，因此需要改基准电流的温度系数尽量小。
过温保护电路的核心为一个比较器，其一个输入端接不随温度变化的基准电压VREF，而另一输入端接随温度变化的三极管的VBE电压。
随着温度的变化，三极管的VBE发生改变，当大于或小于VREF时，比较器的输出电压都会发生跳变，从而实现指示温度的功能。
（1）工作电压范围
（2）整体静态电流
VDD=2.5~5.5V，全典型模型，
Temp=27℃
60μA
（3）电流源指标1
（10±
2）μA
（4）电流源指标2
VDD=3.6V，全典型模型，
Temp=－40℃~125℃
（5）过温保护指标
MOS
RES
BJT
VDD=3.6V
所列5中模型下满足：
1）升温翻转温度：
（160±
5）℃
2）降温翻转温度：
（140±
tt
t
ss
s
ff
f
sf
fs
4．参考电路中VREF为理想电压源，电压大小可以在0~1.2之间由设计者自行设定；
IREF为电流源输出；
OUTPUT为过温信号。
5．手工设计：
6．使用规定的测试条件，验证过温保护电路和电流源是否满足设计指标。
7．分别采用电源电压2.5V、5.5V对性能参数中的（4）、（5）重新仿真，观察以上参数的变化。
设计报告：
4.推导出决定过温信号翻转（两个方向）的因素与关系式，以及翻转迟滞量的表达式；
5.各个晶体管尺寸的确定依据；
6.手工设计过程（可能要迭代）；
10.附录（整体电路的网表文件）。
题目四：
跨导放大器设计
基于所给的CMOS工艺设计一款跨导放大器。
跨导放大器的设计是教材《模拟CMOS
负载电容
30pF
250μA
跨导放大器
0.1~1V
0.6~1.2V
1800~2200
3MHz
65dB
跨导（低频）
（900~1100）μA/V
转换速率
3V/μs
集成电路设计》（陈贵灿等译）的重点内容，其原理和设计方法请参考此书。
设计指标：
5．采用全典型模型,27℃，验证电路是否满足设计指标；
7．将偏置电路和主体电路合在一起仿真，采用全典型模型，27℃，VDD=3.6V，要求电路达到“设计指标”要求，否则应对电路结构和参数进行修改与优化，直至满足要求
（可能需要多次调整），并应包括以下内容：
a）一输入端固定为0.6V参考电压，另一输入端从0V上升到3.6V（电源电压）时的输出电压曲线与静态电流曲线，确定低频增益；
以输出0.9V为输出参考电压，确定输入失调电压（直流扫描）；
b）一输入端固定为0.6V参考电压，另一输入端为信号输入，输出工作点为0.9V时的放大特性：
增益、相位、带宽、相位裕量等（交流扫描，）；
c）输出工作点为0.9V时，PSRR对于频率（1Hz～100KHz）的特性曲线（交流扫描）；
8．在以下条件下，完成“要求7”中工作曲线与性能指标验证（不要求达到“设计指标”）。
VDD=2.5V
VDD=5.5V
全慢模型，Temp=-40℃
全典型模型，Temp=27℃
全快模型，Temp=125℃
4.每个晶体管尺寸的确定依据；
6.回报“设计要求”中各种情况下的曲线，包括：
输入电压-输出电压的直流扫描图形（并作出直流增益，读出失调电压）、输入电压-输出电流的直流扫描图形（求出跨导曲线）、波特图（增益、相位）、PSRR图形、偏置电流源等的仿真结果与参数列表等；
题目五：
振荡器设计
基于所给的CMOS工艺设计一款功耗尽量小的低频振荡器。
该实验的目的为理解振荡器的设计思想，学习简单振荡器的设计方法，完成指定频率、
占空比、功耗的振荡器设计。
该振荡器的设计利用电容充放的规律，采用一个基准电流源对一个固定容值的电容充电，电容上的电压随充电时间变大，确定充放电电流与电容大小和充电时间的关系，利用比较器检测电容电压，与设计好的两个基准电压比较，可以确定比较器输出为高的时间，从而确定比较器输出翻转的周期和占空比。
电容反复充放电，输出所需的振荡信号，达到设计目标。
1pF
电流
5μA
振荡频率
1KHz（T=1ms）
占空比
50%
比较器
1~2V
输入高电平翻转精度
15mV
输入低电平翻转精度
1.确定设计指标（以上指标供参考，可以进行适当修改，但需说明原因）；
2.根据设计指标，可以在参考电路结构基础上确定参数和改进设计，也可以查找文献采用其它结构的电路或创造新的电路结构进行设计；
3.阅读模型文件，了解可以选用的器件类型与尺寸范围；
4.手工设计：
宽度、长度、并联个数。
5.采用全典型模型,27℃，验证电路是否满足设计指标；
6.设计偏置电路（基准电流和基准电压的产生，可选做）：
c）采用全典型模型，仿真验证充电电流源和基准电压的性能；
7.将偏置电路和主体电路合在一起仿真，采用全典型模型，27℃，VDD=3.6V，要求电路达到“设计指标”要求，否则应对电路结构和参数进行修改与优化，直至满足要求（可能需要多次调整），并应包括以下内容：
a）比较器一端输入为1V参考电压，另一端输入0.9~2.1V，周期1ms的三角波，
观察低电平翻转精度（瞬态扫描）；
b）比较器一端输入为2V参考电压，另一端输入0.9~2.1V，周期1ms的三角波，观察高电平翻转精度（瞬态扫描）；
c）振荡器的2选1输入参考电压为1V和2V，观察振荡器输出；
改变参考电压观察振荡器输出；
改变充放电电容观察振荡器输出；
保证充放电电流相同前提下同时改变充放电电流观察振荡器输出；
只改变充电电流或者只改变放电电流观察振荡器输出；
d）观察振荡器输出波形的上升沿和下降沿上是否有振荡，若有分析原因，并加以改进，观察改进后的波形。
1.设计指标的确定及其原因；
2.电路结构的确定及其原因；
3.电路原理论述（具体到每个器件的作用）；
4.每个晶体管尺寸的确定依据；
5.手工设计过程（可能要迭代）；
6.回报“设计要求”中各种情况下的曲线；
7.仿真结果的分析与设计总结（感想、改进）；
8.组内成员的具体分工与任务量（以％表示）；
9.参考文献；
升级会员 