可预置的定时显示报警系统5Word下载.docx
《可预置的定时显示报警系统5Word下载.docx》由会员分享，可在线阅读，更多相关《可预置的定时显示报警系统5Word下载.docx（18页珍藏版）》请在冰豆网上搜索。
2设计思路
设计一可预置时间的定时显示报警系统，可预置时间我想到了可逆计数器，对计数器输入秒赫兹CP脉冲使其从预置好的数字开始倒数直至到0计数结束来达到一个定时的目的，将计数器的输出端接到译码器然后将译码器接到LED显示器上来达到显示的设计求，
最后就是报警了。
报警应该是有光亮或者声音做为报警提示具体设计思路是这样的，首先计数器要工作需要CP脉冲信号，用555定时器连成多谐震荡器来输出脉冲信号，但是由此产生的信号频率过大，而我需要的是一个1赫兹的脉冲将计数器接成秒表，所以考虑到用分频器，计数器同样可满足需要，分出需要的频率后就改连到计数器上了，因为是一个定时报警系统，我认为用倒计时来显示比较好看，所以考虑要用两个可逆的计数器来做定时用，当最后计数达到要求时需要报警，也就是要把报警的触发信号找到，我觉得如果用比较器或者门电路可以达到要求，就是将计数器的输出与预置好数值的比较器进行比较两数若相等的话就可以输出触发信号来激活报警器发出警报，若用门电路我考虑可以将最终时间点的一些特殊输出端接至一门电路用门电路来控制满足条件时的道通从而触发报警器工作，最后的部分就是报警系统了，报警也就是发声或发亮也就是需要一个高电平来激励喇叭或灯光，单稳态电路可以达到这个要求，在稳态时电路输出低信号这时报警系统是不会被触发的，直到外来触发信号出现并且触发单稳态电路进入暂稳态，这时单稳态电路就会输出一个高电平来激活报警系统报警，并且单稳态电路的暂稳态在保持一段时间后会自动恢复到稳态，也就是报警可以自动停止，这个单稳态电路部分，555定时器一样可以达到要求，接下来就是报警的声音了，考虑到高电平只是一个1的信号所以我在单稳态电路与喇叭之间加一个BJT三极管来发达输出的信号。
基本要求上述部分就可以满足了，然后就是发挥部分，首先是不想让LED显示器显示所有的数字，而是30、25、20……05、00，来显示所以考虑到用锁存器，锁存器的功能也就是锁住要求存储的数据并且输出出去同时还可以阻止计数器继续向译码器输送信号，这样也就可以达到要求的5秒一显示数字的要求
以上就是我对可预置时间的定时报警系统的大体设计思路。
3设计方框图
4各部分电路设计及参数计算
4．1振荡器
振荡器我选用的是555定时器改装而成的多谐振荡器，其输出频率为
因为频率太小不能起振而频率过大又需要过多的分频器，所以我将频率定为1000Hz，使用电阻分别为R1=4.3KΩR2=5KΩC=0.1µ
F,经过计算可得出的正是我所假定的1000Hz频率。
图4.10555多谐振荡器的逻辑电路
4．2分频器
由于电路所需要的频率为1Hz，而振荡器多产生的频率过高，所以需要用分频器进行分频然后使用，实际上分频器也就是计数器，将三个十进制计数器级联后，用前一个计数器的进位信号来控制下一个计数器的工作与否，由于我选用的计数器是74LS160它一个用上升沿控制计数的而进位信号结束时才应该是有效信号，所以我在两个计数器之间加上一个非门，这样输出信号每经过一个计数器频率就会降为原来的1/10，所以原来的1000Hz频率信号在经过3个计数器后便可以得到我所需要的1Hz的信号。
图4.20分频器的逻辑电路
4．3计数器电路
因为是一倒计时电路所以我选用了一个十进制可逆计数器74LS190作为我的计数器，只要将它的U/D端接入低电平则该器件就可以进行减计数的功能了，由于是30秒的倒计时，所以需要两块计数器分别来充当秒的十位和秒的个位，然后将秒个位计数器的CP信号输入端接到分频器分频得出的1Hz信号，由这个信号来驱动秒个位计数器工作，再用秒个位计数器的借位信号作为CP信号输送给秒十位的计数器，这样秒个位计数器就可以每秒减掉一个数，当秒个位每减满十个数会想秒十位计数器发出信号来驱动秒十位计数器工作，从而达到了一个倒数秒表的功能，也就是我所需要的一个计时电路。
图4.30计数器的逻辑电路
4．4锁存器电路
为了能够达到每5秒在LED显示器上显示一次时间的效果，需要加上一个锁存器，在这里我用了74LS77这个器件，据我的了解其实它就是一个4块D触发器的集成产品，在器件上有四个控制端分别用来控制4个D触发器的工作状态，因为D触发器是输入什么输出就是什么，所以四个控制端就分别控制四个D触发器的D端是否与外电路向连，从而达到读取存入输出与将储存数据输出两种状态，在这部分里通过控制使其每5秒开通一次以储存一次并将存入数据输出给译码器从而达到显示30、25、20、15、10、05、00这几个倒计时点的目的。
图4.40锁存器的逻辑电路
4．5锁存控制电路
该电路所要完成的工作是控制锁存器何时开通何时关断，因为锁存器是每5秒开通一次，所以这个控制电路就需要每5秒对锁存器发出一个信号使其工作一次，这部分电路我是用比较器来完成的也就是用两块比较器来比较秒个位计数器输出的信号是5或者是0然后将比较相等的结果输送给锁存器要求存储数据，比较器我用的是74LS85先在其中一块置数为5然后将另四个输入端接到秒个位计数器的四个输入端上这样每当秒个位到达5的时候就可以比较出一个相等的结果，我用这个结果作为信号送给锁存器当作开关信号，同理将另一块比较器先置数为0然后在将它的另外四个输入端再接到秒个位计数器的四个输出端上当比较结果一致的时候这个信号也是一个对锁存器有效的信号再送给锁存器要求存储数据，因为有两块比较器工作而只会有一块会输出有效正确信号，而锁存器的控制端又是低有效所以我用了一与非门将两个比较器的输出连到一起，如果没有正确信号与非门后会输出一个高信号这时就会阻止锁存器开通，只要任意一个比较器输出有效结果与非门就会输出一个低信号给锁存器要求工作，这样也就达到了这部分电路所要完成的结果。
图4.50锁存控制逻辑电路
4．6译码显示电路
这部分电路所要完成的工作是将计数器所记录的时间显示出来，首先LED显示器是无
法直接从计数器读取数据进行显示的，所以在计数器和显示器中间需要加上一个译码器，译码器我选用的是七段显示译码器74LS78，它是一个共阴极译码器所以对应的我用了一个共阴极的LED显示器，所谓的共阴极就是把显示器里所有二极管的阴极接到了一起并且接地，所以译码器输出的应是高信号。
图4.60译码显示逻辑电路
4．7报警电路
这部分电路所要完成的工作也就是这次课程设计最后的要求了，在最后达到预定要求的时候需要发出警报进行提示，在这里我又用到了555定时器，这里我把它改装成了单稳态电路，用前面计时器应发出的有效信号对它进行控制，用555连成的单稳态电路在稳态期间会从555定时器的3脚输出低电平，后面所接的喇叭（此处用电阻代替）是不会响的，当计数器计到00的时候，两块计数器的借位端会同时发出借位信号，借位信号为高所以我用与门连接这样满足要求的信号才会被输出来，但是555单稳态电路的触发信号是一个下降沿也就是低信号，需要在与门后加一非门，所以我就直接用了一个与非门来连接计数
器与报警电路，当计数器计到00的时候就会有高信号通过与门在经过非门形成低信号对单稳态电路进行触发，触发后单稳态电路会进入暂稳态，这时就会从555定时器的3脚输出一段高电平，这个高电平就可以用来驱使喇叭发声进行报警。
该单稳态电路的报警持续时间为TW=1.1R1C我使用R1=100M
C=0.1µ
F得出这个单稳态电路的持续报警时间为11秒。
图4.70报警器逻辑电路
5工作过程分析
该电路的工作程序是这样的，首先由555定时器该装成的多谐振荡器开始工作产生矩形脉冲信号，然后这个高频信号经过三个分频器后会分出该电路工作所需要的1Hz的CP脉冲信号。
电路开始工作后，首先秒个位计数器开始接受1Hz的CP信号进行减计数，当减掉10个数后秒个位计数器会从借位端向秒十位计数器发送一个高电平的信号，将其作为CP信号要求秒十位计数器开始计数，同时秒个位的输出端还连到两块比较器上分别与0和5进行比较，比较相等后会发出信号给锁存器要求存储数据，并且将数据发送给译码器然后给LED显示器进行显示，就可以让显示器每隔5秒显示一次时间倒计时的时间。
当两个计数器同时计到0时也就是计时的最后状态00时，在这个时候两个计数器的借位信号端会同时发出高电平的借位信号，将它们经过一与非门就可以过滤出最后的那个有效信号，同时高电平的时候经过与非门就会输出一个低电平输给单稳态555定时器电路作为单稳态电路的触发信号，这时单稳态电路就会进入暂稳态便会从输出端输出一高电平信号激励喇叭发声发出警报。
6元器件清单
序号
元件型号
元件说明
元件数量
1
NC555
定时器
2
74LS160
十进制加法计数器
3
74LS190
十进制可逆计数器
4
74LS85
比较器
5
74LS77
锁存器
6
74LS48
七段显示译码器
7
74LS00
两输入端四与非门
8
74LS04
六反相器
9
74LS28
两输入端四或非门
10
LED显示器
显示器
7主要元器件介绍
7.1555定时器
在我设计的电路中555定时器被用做多谐振荡器和单稳态电路两种作用
表7.1555定时器的功能表
输入
输出
TH
TR
R0
Q
V的状态
X
0
导通
﹥2/3VCC
﹥1/3VCC
1
﹤2/3VCC
﹤1/3VCC
截止
不变
555定时器改装成的多谐振荡器如左图所示，外接元件R1、R2、C构成多谐振荡器，脚2与脚6直接相连。
电路没有稳态，仅存在两个暂稳态，电路亦不需要外接触发信号，利用电源通过R1、R2向C充电以及C通过R2向放电端
放电，使电路产生振荡。
电容C在2/3Vcc和1/3Vcc之间充电和放电，从而在输出端得到一系列的矩形波。
555电路要求R1与R2均应不小于1KΩ，但两者之和应不大于3.3MΩ。
图7.10555定时器逻辑电路及波形
如图所示，静态时，触发输入VIH为高电平，VCC通过R对C充电，VCC上升。
当UC≧2/3VCC时，复位控制端TH﹥2/3VCC，而UI高电平使位置控制端TR﹥1/3VCC，定时器复位，Q=0，Q=1，放电管为饱和导通，C经V放电，UC迅速下降。
由于UI高电平使VCC≦2/3VCC，定时器仍保持复位，Q=0，Q=1，放电管始终保持饱和导通，C可以将电放完，UC≈0，电路处于稳态。
当触发输入UI为低电平时，置位控制端TR﹤1/3VCC，而此时UC≈0又使复位控制端TH﹤2/3VCC，则定时器置位，Q=1，Q=0，，放电管截止，电路进入暂稳态，之后，VCC通过R对C充电，UC上升。
当UC≧2/3VCC时，复位控制端TH﹥2/3VCC，而此时UI已完成触发回到高电平使置位控制端TR﹥1/3VCC，定时器又复位，Q=0，Q=1，放电管又导通，电路回到稳态。
C经V再放电，电路恢复结束。
此单稳态的暂稳态时间可按下式计算tw≈1.1RC
图7.11555定时器管脚图
7.2十进制可逆计数器74LS190
表7.274LS190功能表
LD
S
U/D
CP
QDQCQBQA
X
置数
保持
↑
加计数
减计数
图7.2074LS190管脚图
74LS190为一十进制可逆计数器，其U/D端为加减计数控制端，当U/D端接高电平时，该计数器执行的是加计数器功能，当U/D端接低电平时，该计数器便执行减计数器功能，LD为计数器的置数功能端，而且优先级高于计数功能，且LD是低有效，既当LD端接低时计数器便会执行置数功能，直接将由数据输入端DCBA输入的数据输出出去而不去进行进行计数功能，由表还可以知道，该计数器属于异步置数既不需要CP输入就可以进行置数。
该计数器上升沿起效，即每个上升沿会进行一次计数。
CO/BO为进位/借位信号输出端，若进行加计数器功能，则每加满一次进制就会在CO/BO端输出一高电平的进位信号，若进行减计数器工作，则每减够一次进制也会在CO/BO端输出一高电平的借位信号。
7.3分频器
74LS160之间（或称为各级之间）的连接方式可分为串行进位方式、并行进位方式、
整体置零方式和整体置数方式几种，假定已有的是N进制计数器，而需要得到的是M
进制计数器，若M可以分解为两个小于N的因数相乘，即M＝N1×
N2,则可采用串
行进位方式或并行进位方式将一个N1进制计数器和一个N2进制计数器连接起来．构成M进制计数器，而74LS160本身就是一十进制计数器，正好是我们所需要的，该系统同中采用的分频电路是用并行进位方式的接法来实现进位的，如图所示用了3个集成块，首先第一个74LS160的工作状态端控制端EP和ET都接高电平，实其处于计数状态，以第一个74LS160的仅为输出端C作为第二个74LS160的EP和ET的输入端，每当第一个计数器计成9（1001）时，下一个CP信号到达时，第二个计数器开始工作，而第一个计数器循环计数为0（0000），他的C端回到低电平，第一个计数器的控制端EP和ET恒为1，这样就能使计数器始终处于工作状态。
以此类推，后几个计数器的连接方式与前面的完全相同，工作状态也与第一片与第二片之间的工作状态一样。
通过三个十进制74LS160，最后输出一
个1HZ的脉冲。
图7.3074LS160管脚图
管脚功能介绍
TC进位输出端
CEP计数控制端
Q0－Q3输出端
CET计数控制端
CP时钟输入端（上升沿有效）
MR异步清除输入端（低电平有效）
PE同步并行置入控制端（低电平有效）
7.4集成数值比较器74LS85
集成数值比较器74LS85是4位数值比较器，其管脚图如下。
图7.4074LS85管脚图
集成数值比较器74LS85共有11个输入端，只有3个输出端，输入端A3到A0、B3到B0是要做比较的两制数字输入端，计数器会从A3与B3大小开始比较若没有结果则继续比较A2与B2的大小关系，若有结果则从输出端F输出相应的大小关系若还没有结果就会继续比较下去直至A0与B0的大小关系。
其它三个输入端是高位比较输入端IA>
BIA<
B和IA=B三端，谓高位比较结果输入就是将A3B3之前数据大小比较结进来，因为I输入端的优先级高，若有大小关系出现时器件会跳过A与B数据的比较直接将结果输出来，只有在高位比较输入IA=B时器件才会对AB两组数据进行比较。
表7.44位数值比较器74LS85功能表
A3B3A2B2A1B1A0B0IA>
BIA=B
FA>
BFA<
BFA=B
A3>
B3XXXXXX
A3<
A3=B3A2>
B2XXXXX
A3=B3A2<
A3=B3A2=B2A1>
B1XXXX
A3=B3A2=B2A1<
A3=B3A2=B2A1=B1A0>
B0XXX
A3=B3A2=B2A1=B1A0<
B0XXX
A3=B3A2=B2A1=B1A0=B0HLL
A3=B3A2=B2A1=B1A0=B0LHL
A3=B3A2=B2A1=B1A0=B0XXH
A3=B3A2=B2A1=B1A0=B0HHL
A3=B3A2=B2A1=B1A0=B0LLL
HLL
LHL
HLH
LLH
LLL
HHL
小结
课程设计的这一周就这么过去了，不知道我们到底是幸运的还是凄惨的，在学期的最后这段最忙碌的时间还需要拿出很多的时间来研究设计老师下派下来的任务目标，还记得最开始的慌失措，虽然是很早以前就知道这个学期会有课程设计，但当它真的来临的时候我显然还没有准备好。
不过还好，困难总是会被克服掉的。
因为是期末这段非常时期，而且有迎来总被听说难的经常要熬夜完成任务的课程设计，平时轻松的我一下子还真有点难以适应，虽然说数字电子平时学的还可以，老师上课讲的东西大多都是明白的，但这回是独自完成一个电路，对于平时只是算算计算题，画画图的我来说还真的挺有挑战的，刚刚得到设计任务的时候看着题目：
可预置的定时显示报警系统，平时不很转的脑子还真没太转明白，虽然想到了不少东西，什么触发器来控制报警、显示器用来显示时间、甚至想到了用555定时器来定时，但却想不到怎么才能把它们连接到一起去。
和与同组人员之间的探讨，我的设计思路就慢慢的清晰了起来，原来电路应该是这么连而不是像以前想象的那样去做，高低信号之间要用门电路来连接而不能线与，在最后做图的时候我又知道了连器件不能用太多不然电路图会相当的难画，连线连到脑袋大。
电路的每个部分都要做什么用，拿什么器件来做比较合适，因为老师要求不能重复不能，所以我们又发挥各自的想象力和有限的器件知识来更换器件或者用别的功能来做发挥部分，大家也真的是齐心协力，同舟共济了，谁有了什么好的想法都会提出来共同研究，其实这也算是数字电子的系统复习了，很多平时没有弄明白的东西经过这次课程设计我明白了，许多老师讲课时只是知道却不能理解的东西我现在可以正确的运用了，也算是这次课程设计里最大的收获了，
总的来说这两周是总复习的时间，突然多了一个课程设计，虽然有些慌乱但是我并没有慌张，在老师的指导下最后我自己设计的电路图终于出现在了图纸之上，也算是取得了一个圆满的结局。
致谢
这次的课程设计可以如此顺利的完成还是需要感谢很多人的，在这里首先感谢本次设计的指导老师张玉梅老师，一直耐心的对我们错漏百出的电路图进行细心的修改，每天陪着我们一起对电路做出修正改造，解答我们在设计过程中遇到的各种疑难问题是我们能更好的了解电子设计的方法步骤，让我们可以少走许多弯路，节省了宝贵的期末复习时间。
其次要感谢的是和我一起奋斗过的组员们，如果没有他们我也不能如此顺利的完成这次课程设计，许多难解的问题都是在他们的讲解下才明白的，没有他们就没有我手里的这张图纸。
还要感谢学校能够让我们在图书馆找到相应的书籍，减小了我们在设计过程中所浪费的不必要的时间。
参考文献
[1]康华光.电子技术基础（数字部分）.北京：
高等教育出版社，2000
[2]陈振容,程冰.美化生活电路制作速成.北京：
国防工业化出版社,2002
[3]刘修文.新编电子控制电路300例.北京：
机械工业化出版社,2000
[4]电子工程手册编委会和集成电路手册分编委会.中外继承电路简明素查手册TPLCMOS电路.北京：
电子工业出版社，1991
[5]赵负图.数字逻辑集成电路手册.北京.化学工业出版社.2004年11月
附录A1逻辑电路图
附录A2实际接线图
升级会员 