soc试题库Word下载.docx

soc试题库Word下载.docx

《soc试题库Word下载.docx》由会员分享，可在线阅读，更多相关《soc试题库Word下载.docx（11页珍藏版）》请在冰豆网上搜索。

21、用于多核SOC性能两条定律分别是：

阿姆达定律、古斯塔夫森定律。

22、当前几种典型多核SOC系统架构分别是：

片上网络、可重构SOC、TI开放式多媒体应用平台（OMAP）架构。

23、ESL设计核心是事务级建模。

24、ESL设计流程包括:

系统级描述、体系架构设计、软硬件划分、软硬件协同设计和验证。

25、事务级模型可分为3种：

没有时序信息模型、周期近似模型、精准到每个周期模型。

26、事务层是介于算法抽象层、和RTL抽象层之间。

27、一种完整IP硬核应当包括如下模型：

功能模型、时序模型、功耗模型、测试模型、物理模型。

28、IP验证方略涉及，兼容性验证、边界验证、随机验证、应用程序验证、回归验证。

29、IP收费构造涉及授权费、权利金和其他收入。

30、IP授权模式分为:

单次授权、多次授权。

31、所谓同步电路，即电路中所有受时钟控制单元，如触发器、寄存器，所有由一种统一全局时钟控制。

32、亚稳态现象是指违背了电路建立时间和保持时间其使触发器捕获到一种无效电平状态称为亚稳态。

33、建立时间是指时钟信号变化之前数据保持不变时间

34、保持时间是指时钟信号变化之后数据保持不变时间

35、功能验证办法重要有软件仿真、软硬件协同仿真、形式验证、基于断言半形式验证、基于硬件原型机。

36、形式验证可以分为：

静态形式验证和半形式验证。

37、什么叫DFT:

可测性设计

38、依照测试目不同可以把集成电路测试分为四种类型：

验证测试、生产测试、可靠性测试、接受测试。

39、依照测试方式不同，测试矢量可以分为3类：

穷举测试矢量、功能测试矢量、构造测试矢量。

40、数字逻辑单元中故障模型包括：

固定型故障、晶体管固定开/短路故障、桥接故障、跳变延迟故障、传播延迟故障

41、存储器故障模型包括：

单元固定故障、状态跳变故障、单元耦合故障、临近图形敏感故障、地址译码故障。

42、什么叫ATPG:

自动测试向量生成

43、存储器测试惯用算法有，棋盘式图形算法和march算法。

44、功耗类型可分为:

静态功耗、动态功耗

45、DRC、LVS、DFM、DFY、ESD

设计规则检查、版图与原理图一致性检查、可制造性设计、面向良品率设计、静电冲击

46、I/O单元按其特性可以分为如下几类：

电源单元、模仿I/O单元、数字I/O单元、特殊功能I/O单元。

47、微电子封装普通包括哪些功能：

电源分派和信号分派、散热通道、固定支撑和环保

48、当前外围封装形式有DIPPLCCQFPSOP等。

简答题：

1、集成电路发展经历6个阶段？

第一阶段：

1962年制造出包括12个晶体管小规模集成电路（SSI，Small-ScaleIntegration）。

第二阶段：

1966年集成度为100～1000个晶体管中规模集成电路（MSI，Medium-ScaleIntegration）。

第三阶段：

1967～1973年，研制出1千～10万个晶体管大规模集成电路（LSI，Large-ScaleIntegration）。

第四阶段：

1977年研制出在30平方毫米硅晶片上集成15万个晶体管超大规模集成电路（VLSI，VeryLarge-ScaleIntegration）。

第五阶段：

1993年随着集成了1000万个晶体管16MBFLASH和256MBDRAM研制成功，进入了特大规模集成电路（ULSI，UltraLarge-ScaleIntegration）时代。

第六阶段：

1994年由于集成1亿个元件1GBDRAM研制成功，进入巨大规模集成电路（GSI，GigaScaleIntegration）时代。

2、SOC相比较其他类型集成电路其优势有哪些？

可以实现更为复杂系统、

具备较低设计成本、

具备更高可靠性、

缩短产品设计时间、

减少产品重复次数、

可以满足更小尺寸设计规定、

可达到低功耗设计规定

3、时钟偏斜（slew）产生因素是什么？

时钟偏斜导致竞争冒险因素是什么？

由于版图上到达每个触发器时钟端口连线长度不同，驱动单元负载不同等因素，若果没有通过解决，全局时钟会到达每个时序逻辑单元时间就不也许相似。

这种时钟到达时间在空间上差别成为时钟偏斜（clockskew）。

时钟偏斜导致后果是非常严重，时钟延时到达，会导致数据到达建立时间不够，如果时钟提前到达，会导致数据不满足保持时间规定，从而会导致竞争冒险。

4、SOC系统架构设计总体目的与各个阶段分别是什么？

目的：

设计者针相应用特点，选用适当功能模块和模块之间数据通信方式，在满足总线吞吐率、芯片面积、功耗等某些列系统约束条件下，从众多系统架构方案中找到最优SOC系统架构方案。

阶段：

功能设计阶段、应用驱动系统构造设计阶段、平台导向系统构造设计阶段

5、在设计过程中有时候会使用第三方IP，对于IP选取和使用应当注意哪些方面？

此外有些IP会被复用，因而在模块划分过程中应当考虑哪几种方面？

（1）一方面：

在系统架构设计做好模块划分时，必要拟定哪些模块基于原则单元库进行设计，哪些模块需要购买IP，IP模块对接需要增长哪些连接性设计。

另一方面：

模块间接口合同要尽量简朴，模块间接口定义要尽量与国际上通用接口合同完全一致。

一种惯用设计技巧就是在数据传送接口建立申请和应答机制，这虽然会导致芯片在时序、面积、功耗等方面损耗，但对于加快系统芯片上市速度大大有利。

第三：

要注意积累IP和IP集成经验。

一旦成功地集成了一种IP到一种系统芯片设计上后，设计组会对该IP接口特性非常熟悉。

这时候就应当进一步完善IP使它设计复用性更好，并逐渐建立某些列衍生IP模块。

第四：

如果是对硬IP集成，还必要在时钟分布、核心途径布线、电源和地线布线、IP模块支持测试构造等方面进行考虑，与系统芯片保持一致。

（2）

第一：

时钟生成应当被划分为单独模块，如分频电路、计数器、多路时钟信号选取器、以便于其他设计人员设立约束。

第二：

总线接口逻辑应当被划分为单独模块，如总线接口、地址译码器、当该模块被用于不同设计中时，总线和寄存器地址很也许会被变化。

第三：

提供特殊测试功能逻辑应当被划分为单独模块，这些功能逻辑也许会依照后来测试方略而变化。

第四：

对于功能模块设计应采用必要层次化描述，便于该模块设计者理解该设计。

6、EDA工具综合、优化方略是什么？

综合方略：

1）以速度为目的综合方略

2）成本尽量低综合方略

3）速度和成本折中综合方略

优化方略：

1）器件复用

2）时序重排

3）状态机重新编译

7、SOC设计中验证包括如下哪几种方面？

动态验证、静态验证流程分别是什么？

1）验证原始描述对的性

2）验证设计逻辑功能与否符合原始设计规范性能指标？

3）验证设计成果与否符合原始设计规范性能指标

4）验证构造与否包括违背物理设计规则错误

动态验证

静态验证

8、SOC设计中惯用解决器有哪些？

不同解决器在SOC设计中应当如何选取？

通用解决器（CPU）、ARM、MIPS、PowerPC、

数字信号解决器（DSP）、TIDSP、ADI、Freescale

可配备解决器、Tensilica、NIOS、ARC

一方面对于目的应用运算能力要有一种量预计或计算.。

普通来说运算任务以MIPS为单位描述，即每秒百万指令数。

在SOC设计开始，计算所有任务每秒指令需求总和。

如果解决器性能不能满足，可以选取更高性能解决器或者增长解决器数量。

但在多解决器设计中，每个解决器任务分派是个复杂工作。

另一方面是依照应用类型选取适当解决器类型，通用解决器运算能力和DSP是有较大区别。

需要依照实际目的应用决定解决器选取。

DSP适共计算密集型任务，如数字信号解决、音视频编解码等，并且DSP存储器架构可以提供更大存储器访问带宽，此外普通DSP在0开销循环、特殊寻址方式等方面有专门硬件支持，而通用解决器在解决顾客界面和控制失误方面有一定优势。

由于DSP和通用解决器有各自性能优势，因而普通应用中两种解决器混合使用也较为常用。

9、IP软核、固核、硬核设计流程和特点是是什么？

（规定画出流程各环节之间逻辑关系图）

10、IP常用分类方式有哪两类？

按照两种不同分类方式，IP可以分为哪些类型？

最常用分类方式有两种：

一种是从设计流程上来区别其类型，另一种是从差别化限度来区别其类型。

依差别化限度来区别：

基本IP（FoundationIP）基本IP重要特点是其与详细工艺有关性高，且买价低廉。

例如，IP单元库（CellLibrary）、门阵列（GateArray）等产品。

原则IP（StandardIP）原则IP指符合产业组织制定原则IP产品，如IEEE-1394、USB等。

于是工业原则，其架构应当是公开，进入门槛较低，因而，此类IP厂商间竞争激烈，普通只有技术领先者可以获得较大利润。

明星IP（StarIP或UniqueIP）明星IP普通复杂性高，普通必要要具备相应工具软件与系统软件互相配合才干开发，因而不易于模仿，进入门槛较高，竞争者少，产品有较高附加价值，所需研究、开发时间也较长。

依设计流程区别：

软核、固核、硬核

11、SOC设计与老式ASIC设计最大不同在于哪两个方面？

一是soc设计更需要理解整个系统应用定义出合理芯片架构使得软硬件配合达到系统最佳工作状态。

二是SOC设计是以IP复用为基本。

12、ESL设计特点有哪些

1）更早进行软件开发；

2）更高层次上硬件设计；

3）设计可配备性和自动生成；

4）以便架构设计、5）迅速测试和验证。

13、可重用IP应具备那些特点？

可配备、参数化，提供最大限度灵活性

原则接口

各种工艺下可用性，提供各种库综合脚本，可以移植到新技术

完全、充分验证，保证设计健壮性

完整文档资料

14、IP复用技术面临挑战有哪些？

可重用性和多IP集成

复杂冗长验证和仿真时间

来自商务模式挑战

15、RTL代码编写前需要讨论并拟定问题有哪些？

与否与设计团队共同讨论设计中将会发生核心问题

与否已经准备好设计文档

设计文档中总线是如何定义

设计文档中与否定力设筹划分办法

设计中时钟是如何考虑

对I/O与否有特殊规定

与否需要其他IP，这些IP包装与否完整涉及了每一步设计所需文献

与否考虑了IP复用设计

与否考虑了可测试性设计

整个设计面积是引脚限制还是门数限制

设计运营速度与否超过工艺速度极限

时序和后端设计与否有特殊规定

16、RTL设计阐明书，重要涉及哪些内容？

模块功能简要简介

顶层模块接口信号

所有控制寄存器地址及功能描述

顶层模块重要构造图

子模块功能

子模块接口信号

子模块重要构造图

子模块实现原理

时钟信号连接

复位信号连接

17、在RTL编写中经常会引入影响可测性问题有哪些？

复位信号在测试过程中应当被设立为无效，否则测试过程也许被复位信号打乱

门控时钟在测试中应当有效

三态驱动在测试中必要有可知输出

边界扫描问题

RAM测试问题

测试控制问题

18、RTL编码风格包括哪些？

运用缩进来显示代码逻辑构造，缩进一致，并以TAB为单位

对于时序单位必要采用非阻塞赋值

组合逻辑采用阻塞赋值

不要将非阻塞赋值和阻塞赋值混合在一种程序块中

保证敏感表完整，避免仿真和综合过程中浮现功能错误

尽量不使用循环构造

对代码加上恰当注释

对于多行注释使用/**/进行注释

19、同步电路设计优缺陷是什么

在同步设计中，EDA工具可以保证电路系统时序收敛，有效避免了电路设计中竞争冒险现象

由于触发器只有在时钟边沿才变化取值，很大限度上地减小了整个电路毛刺和噪声影响也许性

同步设计同样会带来时钟偏斜和功耗问题。

20、异步电路长处和缺陷

模块化特性突出

对信号延迟不敏感

没有时钟偏斜问题

有潜在高性能特性

好电磁兼容性

具备低功耗设计

缺陷为：

设计复杂，当前缺少相应EDA工具支持。

21、验证与测试重要却别是什么？

验证是在设计过程中确认所设计电路功能对的性，测试是指采用测试设备检测芯片与否存在制造或封装过程中产生缺陷。

22、随着芯片集成度越来越高，如今IC测试面临着前所未有挑战有哪些？

测试时间越来越长，百万级门电路SOC测试也许需要几种月甚至更长时间

测试矢量数目越来越多，覆盖率缺难以提高，人们不懂得到究竟要用多少测试矢量才干覆盖到所有器件

测试设备使用成本越来越高，直接影响到芯片成本。

23、为什么需要低功耗设计？

高功耗对系统有哪些影响？

低功耗设计可以延长便携式设备电池寿命、低功耗设计可以减少CPU和桌面系统能源消耗减少发热量，同步高功耗也许会对系统产生如下方面影响：

系统可靠性

系统性能

系统生产和封装成本

系统散热成本

24、为了实现产品低功耗，当前可以采用哪些优化技术？

工艺优化：

采用多阀值工艺和电源门控技术

电压优化：

涉及体偏置、多电压、动态电压调节技术

硬件低功耗技术：

门控时钟技术：

门级优化

低功耗系统/软件优化：

涉及动态电压及频率缩放技术、低功耗操作系统、低功耗编译器和低功耗软件。

25、在物理验证方面，常用金属规则有哪些？

金属最小宽度

同层金属间最小间距

金属包围多晶或通孔最小面积

金属包围多晶或通孔最小延伸长度

金属自身最小面积

同层金属最小密度

常用通孔规则涉及通孔最小面积，同层通孔之间最小间距

26、在一种完整SOC设计中必然包括数模混合IP设计和应用，其因素是什么？

1）SOC与外界通信实质上是与外部模仿信号进行交流，也就是说事实上是一种读取和发送模仿信号过程。

换句话说，对SOC而言，外面世界是模仿，要配合这样通信方式，需要要有一种能衔接SOC外面模仿信号与内部数字信号IP模块，以实现两种不同模式信号交互。

2）某些特性规定是普通数字IP无法实现，必要进行一定数模混合，或者模仿IP设计或应用，最典型就是PLL。

在SOC设计中，PLL已不完全是检点频率锁定和相位锁定功能，诸多是配合外面晶振实现对SOC主频倍频功能，而这一功能普通是数字电路或IP所无法具备。

27、I/O口单元上噪声对电路影响大体可以分为哪3类？

普通采用哪些办法来消除噪声？

1）噪声会导致信号电平不稳定，甚至导致逻辑电路误翻转，使逻辑功能混乱，同步增长了芯片功耗

2）噪声使得电源上下波动，电源不稳定也会导致电路误翻转或者不翻转。

3）电磁干扰引起噪声对射频信号影响非常大，会导致信号传送错误。

1）使用控制信号翻转速度输出单元，减小信号高频分量。

2）尽量多得添加I/O电源单元，特别是迅速I/O之间可运用电源I/O单元来减少它们之间互相影响

3）合理安排I/O在片上摆放顺序，尽量避免I/O同步翻转状况。

4）将不同电压域用电源隔离单元隔开，依照功能可以提成:

模仿、数字慢速、数字迅速。

5）在I/O单元间隙添加退耦电容作为填充。

28、当前封装技术发展趋势特点有哪些？

高密度和高I/O引脚数

引脚由4边引出向面阵列排放发展

具备更高电性能和热性能

更轻、更薄、更小，可靠性更高

多芯片封装