数字电子技术试题库完整Word文档下载推荐.docx
《数字电子技术试题库完整Word文档下载推荐.docx》由会员分享，可在线阅读，更多相关《数字电子技术试题库完整Word文档下载推荐.docx（51页珍藏版）》请在冰豆网上搜索。
已知Y=A+AB´
+A´
B,下列结果中正确的是（）（2分）
Y=A
Y=B
Y=A+B
Y=A´
+B´
C
利用公式A+AB´
=A和A+A´
B=A+B进行化简
3:
（1001111）2的等值十进制数是（）（2分）
97
15.14
83
79
D
把二进制数转换为等值的十进制数，只需将二进制数按多项式展开，然后把所有各项的数值按十进制数相加。
4:
图中为CMOS门电路，其输出为（）状态（2分）
A:
高电平
低电平
高阻态
对于CMOS门电路，输入端接负载时，输入电平不变
5:
四选一数据选择器的数据输出Y与数据输入Di和地址码Ai之间的逻辑表达式为Y=（）（2分）
A1´
A0´
D0+A1´
A0D1+A1A0´
D2+A1A0D3
D0
A1´
A0D1
A1A0´
D2
四选一数据选择器的Y=A1´
D2+A1A0D
6:
一个同步时序逻辑电路可用（）三组函数表达式描述（2分）
最小项之和、最大项之积和最简与或式
逻辑图、真值表和逻辑式
输出方程、驱动方程和状态方程
输出方程、特性方程和状态方程
时序逻辑电路的逻辑关系需用三个方程即输出方程、驱动方程与状态方程来描述。
7:
（1010.111）2的等值八进制数是（）（2分）
10.7
12.7
12.5
10.5
B
把每三位二进制数分为一组，用等值的八进制数表示。
8:
一位十六进制数可以用（）位二进制数来表示。
2
4
16
9:
TTL同或门和CMOS同或门比较，它们的逻辑功能一样吗？
一样
不一样
有时一样，有时不一样
TTL门电路和CMOS门电路逻辑功能一样
10:
下列说法不正确的是（）（2分）
同步时序电路中，所有触发器状态的变化都是同时发生的
异步时序电路的响应速度与同步时序电路的响应速度完全相同
异步时序电路的响应速度比同步时序电路的响应速度慢
异步时序电路中，触发器状态的变化不是同时发生的
在同步时序电路中，所有触发器状态的变化都是在同一时钟信号操作下同时发生的；
而异步时序电路中，触发器状态的变化不是同时发生的。
一般地，异步时序电路的响应速度比同步时序电路的响应速度慢。
11:
3线—8线译码器74HC138，当片选信号S1S2´
S3´
为（）时，芯片被选通（2分）
010
100
001
101
74HC138的控制端S1=1，S2´
+S3´
=0时，译码器处于工作状态
12:
触发器的状态转换图如下，则它是：
（）（5分）
T触发器
SR触发器
JK触发器
D触发器
见D触发器状态转换图
13:
逻辑函数Y（A,B,C,D）=∑m（1,2,4,9,10,11,12）的最简与或式为（）（5分）
BC’D’+B’D+AB’C
BC’D’+AB’D+B’CD’
B’+C’D’
BC’D’+AB’D+B’C’D+B’CD’
利用卡诺图化简函数，注意最小项在卡诺图中的排列方式。
14:
以下代码中为无权码的为（）（2分）
8421BCD码
2421BCD码
5211BCD码
格雷码
若代码的每一位都有固定的“权值”，则称这种代码为有权代码；
否则，叫无权代码。
15:
逻辑函数Y＝（A’＋D）（AC＋BC’）’＋ABD’的Y’是（）（2分）
（AD’+（A’+C’）（B’+C））（A’+B’+D）
（AD’+（（A’+C’）（B’+C））’）（A’+B’+D）
AD’+（A’+C’）（B’+C）（A’+B’+D）
AD’+（（A’+C’）（B’+C））’（A’+B’+D）
利用反演定理求Y’时，要注意：
利用加括号的方式保证原来的运算顺序不变；
非单个变量上的非号不变。
16:
时序电路与组合电路具有不同的特点，因此其分析方法和设计方法也不同
时序电路任意时刻的状态和输出均可表示为输入变量和电路原来状态的逻辑函数
用包含输出与输入逻辑关系的函数式不可以完整地描述时序电路的逻辑功能
用包含输出与输入逻辑关系的函数式可以完整地描述时序电路的逻辑功能
17:
+17的8位二进制原码是（）（2分）
11110001
11101111
01101111
00010001
符号位用0表示正号，后面的数转换为等值的二进制。
18:
图中为TTL门电路，其输出为（）状态（2分）
对于TTL门电路，当负载大于690Ω时，输入则从低电平变为高电平
19:
用四选一数据选择器实现函数Y=A1A0+A1´
A0，应使（5分）
D0=D2=0，D1=D3=1
D0=D2=1，D1=D3=0
D0=D1=0，D2=D3=1
D0=D1=1，D2=D3=0
D2+A1A0D3，若D0=D2=0，D1=D3=1，则Y=A1A0´
+A1A0
20:
下列等式正确的是（）（2分）
A+AB+B=A+B
AB+AB´
=A+B
A（AB）´
=A+B´
A（A+B+C）´
=B´
C´
=A；
=AB´
；
=0
21:
VIL表示什么含义（2分）
输出低电平
输入高电平
输出高电平
输入低电平
I即input,表示输入；
L即low，表示低电平
22:
触发器异步输入端为低电平有效时，如果异步输入端RD’=1，SD’=0，则触发器直接置成（）状态。
0、1都可
SD’叫异步置位端，RD’叫异步复位端。
只要在SD’或RD’加入低电平，即可立即将触发器置1或置0，而不受时钟信号和输入信号的控制。
触发器正常工作时，SD’和RD’应处于高电平。
23:
下图电路中，74LS161构成了（）（5分）
十二进制计数器
七进制计数器
十六进制计数器
十三进制计数器
利用置数法将十六进制计数器接成了十进制计数器，每当计数器计成Q3Q2Q1Q0=1111状态时，C为1，产生低电平信号给LD’端，下一个时钟信号到来时将计数器置成Q3Q2Q1Q0=0011。
24:
逻辑电路如图所示，当A=“0”，B=“1”时，脉冲来到后,触发器（）（5分）
翻转
保持原状态
置“0”
置“1”
D触发器的特性方程为Q*=D
25:
下列说确的是（2分）
加法器不可以设计成减法器
用加法器可以设计任何组合逻辑电路
用加法器不可以设计组合逻辑电路
用加法器可以设计组合逻辑电路，但逻辑函数必须能化成两个数相加的形式
如果要产生的逻辑函数能化成输入变量与输入变量或者输入变量与常量在数值上相加的形式，则可用加法器来设计这个逻辑函数
26:
下图电路中，A3A2A1A0=0110,B3B2B1B0=0011，CI的初始值为0，经过4个CLK信号作用后，A3A2A1A0的数据为（）（5分）
0001
0110
0011
1001
此电路为四位串行加法器，所得之和存入A寄存器。
27:
下图电路中，两片74LS160构成了（）（5分）
八十三进制计数器
八十二进制计数器
八十六进制计数器
八十四进制计数器
本电路利用整体复位方式将两片160芯片接成了83进制计数器，Y为进位输出。
28:
下列说确的是（）（2分）
卡诺图中的每一个小方块都代表着一个最小项
卡诺图中最小项的排列方式是按最小项从小到大数字编号顺序排列
卡诺图中最小项的排列方式是按最小项从大到小数字编号顺序排列
卡诺图中最小项的排列方式是随机排列
将n变量的全部最小项各用一个小方块表示，并使具有逻辑相邻性的最小项在几何位置上也相邻地排列起来，所得图形称为n变量最小项的卡诺图。
29:
-17的8位二进制补码是（）（2分）
符号位用1表示负号，后面的数转换为七位等值的二进制数，然后将该七位二进制数取反加一。
30:
若J=K′，则完成（）触发器的逻辑功能。
D触发器
T'
触发器
JK触发器特性方程：
Q*=JQ′+K′Q,当J=K′=D时则变为D触发器特性方程Q*=D
31:
分析图中所示输入、输出Q的波形。
则该触发器为（）（5分）
上升沿触发的T触发器
上升沿触发的D触发器
下降沿触发的T触发器
下降沿触发的D触发器
参考D触发器和T触发器的特性表
32:
函数F=A´
+AB+B´
，当变量取值为（）时，将不出现冒险现象（5分）
B=C=1
B=C=0
A=1，C=0
A=0，B=0
在其他变量取所有值时，如果不出现A+A´
的形式就不会存在竞争冒险
33:
下图所示电路的输出逻辑表达式的最简与或式为（）（5分）
AB’+AC’
AB’+ABC
AB’+AC
AB’+ABC’
掌握由逻辑图到逻辑式的转换方法，然后再化简，注意区分各种门电路的符号。
34:
对于TTL门电路，悬空为高电平
35:
下图时序逻辑电路是（）（2分）
Moore型同步时序逻辑电路
Mealy型同步时序逻辑电路
Mealy型异步时序逻辑电路
在同步时序电路中，所有触发器应由同一时钟信号控制；
Mealy型电路中，输出信号取决于电路的状态和输入信号，而Moore型电路中，输出信号仅取决于电路的状态。
2
（110.1）2的等值十六进制数是（）（2分）
110.1
15.5
6.8
2.1
把每四位二进制数分为一组，用等值的十六进制数表示。
两输入的与门在下列（）时可能产生竞争—冒险现象（2分）
一个输入端为0，另一个端为1
一个输入端发生变化，另一个端不变
两个不相等的输入端同时向相反的逻辑电平跳变
两个相等的输入端同时向相反的逻辑电平跳变
门电路两个输入信号同时向相反的逻辑电平跳变的现象称为竞争
电路如下图所示，设起始状态Q2Q1=00，第3个上升沿，Q2Q1变为（）（5分）
00
01
10
11
参考T触发器的特性表
逻辑函数Y（A,B,C,D）=∑m（0,2,4,6,9,13）+d（1,3,5,7,11,15）的最简与或式为（）（5分）
AD+A’D’
A’+D
A+D
A’C+AD
化简具有无关项的逻辑函数最好用卡诺图的方法。
图示中，控制端低电平电平有效。
控制端无效时输出为高阻态
逻辑函数Y＝（A’＋D）（AC＋BC’）’＋ABD’的
升级会员 