DDS数字高频信号发生器的毕业设计Word格式文档下载.docx

DDS数字高频信号发生器的毕业设计Word格式文档下载.docx

《DDS数字高频信号发生器的毕业设计Word格式文档下载.docx》由会员分享，可在线阅读，更多相关《DDS数字高频信号发生器的毕业设计Word格式文档下载.docx（22页珍藏版）》请在冰豆网上搜索。

5系统测试25

5.1测试使用的仪器25

5.2指标测试和测试结果26

5.2.1输出频率范围和稳定度的测试26

5.2.2输出频率范围和稳定度的测试26

6结束语27

参考文献28

1系统设计

1.1设计要求

1.1.1基本要求

（1）正弦波输出频率范围：

1kHz~10MHz；

（2）具有频率设置功能，频率步进：

100Hz；

（3）输出信号频率稳定度：

优于10-4；

（4）输出电压幅度：

在50Ω负载电阻上的电压峰-峰值Vopp≥1V；

（5）失真度：

用示波器观察时无明显失真。

1.1.2发挥部分

在完成基本要求任务的基础上，增加如下功能：

（1）增加输出电压幅度：

在频率范围内50Ω负载电阻上正弦信号输出电压的峰-峰值Vopp=6V±

1V；

（2）产生模拟幅度调制（AM）信号：

在1MHz~10MHz范围内调制度ma可在10%~100%之间程控调节，步进量10%，正弦调制信号频率为1kHz，调制信号自行产生；

（3）产生模拟频率调制（FM）信号：

在100kHz~10MHz频率范围内产生10kHz最大频偏，且最大频偏可分为5kHz/10kHz二级程控调节，正弦调制信号频率为1kHz，调制信号自行产生；

（4）产生二进制PSK、ASK信号：

在100kHz固定频率载波进行二进制键控，二进制基带序列码速率固定为10kbps，二进制基带序列信号自行产生；

（5）其他。

1.2总体设计方案

1.2.1设计思路

题目要求设计一个正弦信号发生器。

设计中采用DDS数字频率合成技术，通过功能键设置实现步进值调节正弦波频率，采用LC滤波级联模块实现输出正弦波低失真且稳定度优于10-4，输出端采用高频功率放大模块使输出正弦波峰—峰值Vopp达到6V±

1V，控制部分以AD公司采用先进的DDS直接数字合成技术生产的高集成度产品——AD9851芯片和Atmel公司的单片机AT89S52为核心，将AD9851并行加载到AT89S52进行控制，使用0832和AD0809构成步进调幅模块及自制乘法器调幅模块和AD574数据采集结合AD9851调频控制模块，分别可实现模拟幅度调制（AM）信号和频率调制（FM）信号，以及二进制PSK、ASK信号，并且增加频率扩展，跳频技术等功能，使系统更加完善实用。

1.2.2方案论证与比较

1．正弦波发生器的设计方案论证与选择

方案一：

采用传统的直接频率合成DS技术。

这种方法能快速频率变换，具有低相位噪声等优点，电路图如图1.2.1所示。

但分离元件设计结构复杂，体积庞大，成本高，产生过多的杂散分量，不易于控制。

图1.2.1分立元件构成的正弦信号发生器

方案二：

采用锁相环式频率合成器。

利用锁相环，将压控振荡器Vco的输出频率锁定在所需频率上。

这种频率合成器具有很好的窄带跟踪特性，可以很好的选择所需频率信号，抑制杂散分量，并且省去大量的滤波器。

但由于锁相环本身是一个惰性环节，锁定时间较长，故频率转换时间较长，而且正弦波的幅度，频率和相位都很难控制。

方案三：

采用直接数字频率合成技术（DirectDigitalFrequencySynthesis），相位累加器（PA），正弦波查找表（即存放在只读存储器（ROM）中的相位码/幅度码转换表），数字/模拟转换器（DAC），低通滤波器（LPF）组成。

参考频率源是一个高稳定度的有源晶振，其输出信号为DDS合成频率的基准频率，保证DDS中的各部件同步工作，用频率控制字Fcw来控制相位累加器的累加次数，从而改变输出频率f0的高低。

DDS具有相对频带宽很宽，频率转换时间短，频率分辨高（最小值为0.042Hz）等优点，DDS系列芯片全数字化结构高度集成，输出频率相位和频率连续，频率和相位及幅度均可实现程控，符合题目设计要求。

图1.2.2AD9851内部工作框图

综上所述，本次制作选择方案三采用DDS数字频率合成技术，AD9851芯片和Atmel生产的单片机AT89S52构成核心主控系统

2．高频功率放大电路的设计方案与论证

采用丙类功率放大电路。

可用三极管用3DA5109。

调整放大管的导通角θ在70º

左右，可以提高功放的效率。

但同时失真度放大，输出端必须采用并联谐振回路，较复杂。

采用甲类功率放大电路。

甲类放大器的导通角为360º

，适用于信号功率放大；

乙类功率放大器的导通角为180º

，适合大功率工作。

甲类或乙类功率放大电路其输出功率和效率都不是很高，但可以轻松达到提高电压峰—峰值目的。

综上所述，选择方案二采用甲类放大器电路设计末级功率放大电路。

3．模拟幅度调制（AM）载波的设计方案与论证

采用数控电位器组成的电阻分压网络，但由于数控电位器的分档数不满足题目中对AM载波的控制要求，而且组合接法比较复杂，程序上增加难度。

8038为信号源产生1KHz的正弦波信号源，幅度控制由AT89S52编程控制DAC0832控制实现，利用DAC0832内部的电阻网络，将其作为数控电位器使用，将8038的输出波形作为DAC0832的电压基准的输入，其输出波形幅度将为V=（N/256）×

Vin，其中N为单片机输入的幅度控制字符，通过一简单的电阻分压网络调整运放放输出为峰-峰值0~5，再选入DAC0832由单片机控制其幅度，从而实现峰-峰值0.1V步进调整。

综上所述，采用方案二。

4．模拟幅度调制（AM）调制波的设计方案与论证

1KHz的调幅波由8038和带宽1MHz的DAC0832实观。

利用DAC0832内部的电阻网络，将经8038产生的1KHz正弦波作为DAC0832的电压基准源，由单片机控制输入的数字量实现。

幅度的调整，即V=（N/256）×

Vin，其中N为单片机输入的幅度控制字。

1MHz~10MHz载波由AD9851控制产生，相位累加器的位数为N，相位控制字的值为FN，频率控制字的位数为M，频率控制字的值为FM，系统外部参考时钟频率为40M，鉴于题目的频带要求，就不进行内部6倍参考时钟，此时，由F=FmFc/2N来确定最终输出正弦波的频率，通过其控制字符来对实现输出正弦波的调频

5．模拟频率调制（FM）调制波的设计方案与论证

FM信号UFM（t）的表达式为

U—FM波的振幅。

它不随调制信号变化则恒定的，w0—FM波的中心角频率，它就是Uw（t）=0，即未调制，时载波角频率，受调后，FM信号的瞬时角频率w（t）是以wc为中心而变化的。

Aw（t）—FM波的瞬时角频率偏移（瞬时角频偏），

（

为调制信号电压的最大值）

—FM波的调频灵敏度，

它表示单位调制信号电压所引起的角频率偏移变化值。

—FM波的瞬时相位偏移，

是受调后与FM波的瞬时角频率偏移

相对应的FM波瞬时相位偏移。

—FM波的最大相偏

，

也称为FM波的调频损数。

其中可以得知FM波的最大角频率偏移（最大角偏）与调制信号电压最大值

对应，同时近似认为角频率偏移量与调制信号的电压值成线性关系。

最大频偏

对应5KHZ点，而2408是AD574双极性量程的一半则单步频偏

=5000/2408*N=100（D）/41（D）*N，设AD574采样数据为N，则采样数据对应频偏分布如下：

正极性：

w=（N-2048）*

*k

负极性：

w=（2048-N）*

由此逻辑关系来对AD9851进行字控制从而达到频率调制目的。

6．滤波的设计方案设计与论证

为了消除波形表生成时所带来的毛刺及生成正弦波时进行数模转换所产生的高频分量，我们在系统的后级设计了滤波器来提高产生的波形质量。

方案1：

采用二阶切比雪夫低通滤波器。

切比雪夫滤波器的幅度响应在通带内是在两个值之间波动，在通带内的波动次数取决于滤波器的阶数。

理想的切比雪夫滤波器在靠近截止频率的部分有比巴特沃思滤波器更接近矩形的频率回应。

这一点是以通带内允许波动为代价而得到的。

方案2：

基于题目1KHZ到10MHZ高频带，采用多阶π型LC低通滤波器。

由于要滤除的频率分量主要为高次偕波分量和D/A产生的高频分量（1M和10M），所以相对来说，滤波器在通带内的平坦程度对我们而言，比其衰减陡度更为重要，而且π型LC低通滤波器的元件值也较合乎实际情况，不像绝大多数其他类型滤波器对元件值要求那么苛刻，在截止频率附近，频率响应钝化可能使这些滤波器在要求锐截止的地方不合要求。

基于上述考虑，我们决定采用第二种方案。

1.2.3系统硬件组成

信号发生器硬件系统组成框图如图1.2.3所示。

图1.2.3信号发生器硬件系统组成框图

调频模块硬件系统组成框图如图1.2.4所示：

图1.2.4调频模块硬件系统组成框图

调幅模块硬件系统组成框图如图1.2.5所示：

图1.2.5调幅模块硬件系统组成框图

2单元电路设计

2.1DDS正弦信号发生器

图2.1.1

其中AD9851的内部结构如图2.1.1所示。

它是采用28脚SSOP表面封装的超大规模DDS集成芯片。

它将32位相位累加器，正弦函数功能查询表，D/A变换器以及调制、控制电路等集成到一起，它的时钟频率可达180MHz，输出信号频率可达70MHz，分辨率为0.04Hz。

AD9851为了避免要求高速参考时钟振荡器，在其电路内部结构中设计了一个6倍的参考时钟乘法器，当系统时钟为180MHz时，输入参考时钟只需要30MHz即可。

AD9851片内高速比较器被设计成为能够接受DAC外部滤波器的输出，用以产生一个低抖动的输出脉冲。

频率调制，控制和相位调制字可以采用串行或并行的方式输入AD9851，并行方式由5组8位控制字反复送入，前8位控制输出相位，6倍频器，电源休眠和输入方式，其余各位构成32伴频率控制字，串行输入以一个40位的串行数据流经过一个并行输入总线输入。

AD9851运用了先进的CMOS技术，提供了在5V电源供电，以最大时钟速度为180MHz只有555mW的功能。

工作温度范围-40℃~+85℃。

AD9851的主要特性有：

（1）允许最高输入时钟180MHz，同时提供可选择的片内6倍频乘法器。

（2）内置高性能的10b数模转换器。

（3）内含一个高速比较器。

（4）具有简单的控制接口，允许串/并行异步输入控制字。

（5）采用32b频率控制字。

（6）内部使用5b相位调制字。

（7）工作电压2.7~5.25V。

（8）可以工作在掉电方式。

（9）采用极小的28脚贴片式封装。

其引脚功能如图2.1.2所示。

图2.1.2

D0～D7：

8位数据输入口，可给内部寄存器装入40位控制数据。

PGND：

6倍参考时钟倍乘器地。

PVCC：

6倍参考时钟倍乘器电源。

W-CLK：

字装入信号，上升沿有效。

FQ-UD：

频率更新控制信号，时钟上升沿确认输入数据有效。

FREFCLOCK：

外部参考时钟输入。

CMOS/TTL脉冲序列可直接或间接地加到6倍参考时钟倍乘器上。

在直接方式中，输入频率即是系统时钟；

在6倍参考时钟倍乘器方式，系统时钟为倍乘器输出。

AGND：

模拟地。

AVDD：

模拟电源（+5Ｖ）。

DGND：

数字地。

DVDD：

数字电源（+5Ｖ）。

RSET、DAC：

外部复位连接端。

VOUTN：

内部比较器负向输出端。

VOUTP：

内部比较器正向输出端。

VINN：

内部比较器的负向输入端。

VINP：

内部比较器的正向输入端。

DACBP：

DAC旁路连接端。

IOUTB：

“互补”DAC输出。

IOUT：

内部DAC输出端。

RESET：

复位端。

低电平清除DDS累加器和相位延迟器为0Hz和0相位，同时置数据输入为串行模式以及禁止6倍参考时钟倍乘器工作。

表2.1.1控制字特性表

Symbol

Definition

Min

tDS

DataSetupTime

3.5ns

tDH

DataHoldTime

tWH

W_CLKHigh

tWL

W_CLKLow

tCD

REFCLKDelayafterFQ_UD

tFH

FQ_UDHigh

7.0ns

tFL

FQ_UDLow

tFD

FQ_UDHighDelayafterW_CLK

tCF

OutputLatencyfromFQ_UD

FrequencyChange

18SYSCLKCycles

PhaseChage

13SYSCLKCycles

图2.1.3AD9851读写时序

2.2高频功率放大器电路的设计

图2.2.1高频功率放大器电路的设计

2.31KH调制信号的产生电路

8038为函数信号发生器，可同时产生正弦波、三角波、矩形波形，如下电路W3可以得到满意的正弦波。

调节W7可以改变输出正弦波的幅值。

图2.3.11KHZ信号产生电路

如下电路通过改变AT89S52的控制字，可以实现编程控制1kHz调制信号的输出幅值，从而实现频率偏移量的步进调节。

图2.3.2变幅IKHZ正弦调制信号产生电路

2.4AM调幅电路的设计

如下电路F1496的输出为双边带信号，将这一输出信号送到运算加法器构成的加法器，与载波信号相加，就可以得到需要的已调AM信号。

图2.4.11496构成的调幅电路

2.5FM调频电路的设计

AD9851经编程后得到的调频信号输出，电路框图如下。

图2.5.1电路框图

2.6滤波器电路的设计

为了使输出的频率不受外界和一些杂波的干扰，所以选用了9阶的π型LC低通滤波器，其动态范围宽达0～35MHZ,增益高，35MHZ时衰减2.4DB，采用RFSim99对LPF进行仿真图如图2.6.2。

输入、输出阻抗为50Ω。

图2.6.1级联LC滤波电路

表2.6.1滤波设计参数表

谐振频率f（MHz）

1.5

2.5

3.5

4.5

5.5

6.5

7.5

8.5

9.5

电容（PF）

5117

1842

940

568

380

272

220

160

130

电感（uH）

2.2

图2.6.2滤波仿真图

3软件设计

软件设计的关键是对AD公司DDS系列集成芯片AD9851的频率控制以及AD与DA的控制。

软件实现的功能是：

①调频步进，输出频率

②测量输出频率并显示

③控制DAC0832的工作

④控制AD574的工作

3.1信号发生器程序流程图

图3.1.1信号发生器程序流程图

3.2AD9851调幅输出控制的程序流程图

图3.2.1AD9851调幅输出控制的程序流程图

3.3AD9851调频输出控制的程序流程图

图3.3.1AD9851调频输出控制的程序流程图

3.4中断处理程序流程图

图3.4.1中断处理程序流程图

4误差分析

由于DDS的工作原理是基于数字取样及数模恢复的处理，所以输出的模拟信号中必然会有杂散噪声，其来源主要有以下几方面的因素：

1．相位误差

（1）相位舍位引起的误差。

在DDS中，由于累加器的位数N大于RAM的寻址位数W，使得累加器的输出导址RAM时，其N-W个低位就必须舍去，因此会不可避免地产生相位截断误差。

该误差是DDS输出散尽可能的主要原因。

在设计中，我们使步进为10Hz，取N=23，W=8，即寻址256个字节，其总的信噪比为

所产的误差是为可以允许的。

（2）相位量化误差。

由于我们的波形是通过一系列有限的离散采样点表示的，这就不可避免地引入了相位量化误差，增加采样点数可以减少这种误差。

2．幅值量化误差

由于RAM中存储的数据字长和D/A位数有限，所以D/A进行幅值量化时会产生幅值量化误差。

增加数据字长和位数将可以减少这种误差。

3．由于D/A变换器的非理想特性引起的误差

DAC的非理想特性包括：

差分、积分的非线性，D/A转换过程中的尖峰电流，转换速率受限（我们采用高速DAC08，上限工作频率为10MHz）等。

4．电源噪声

这种随机噪声也会对我们的输出波形产生一定的影响，使输出纹波增大。

为减弱这种噪声，一方面，我们可以选择纹波小的电源；

另一方面，可以通过电源退耦以减小其影响。

5．运放带来的误差

由于集成运放自身存在的输入失调电压和输入失调电流的影响，以及运放自身存在的输入失调电压和输入失调电流的影响，以及运放本身增益带宽积与上升速率的影响，在输入频率较高时，不可避免地带来相位失真。

尽管上述误差是不可避免的，但是通过适当的选取k、fc、N和W值，纹波较小的电源，合适的D/A变换器，并通过多级低通滤波器来平滑台阶，最后所得到的波形完全可以满足题目的要求。

我们对该设计方案进行了严格的测试，其结果是：

输出正弦波不失真频率范围完全达到并超过基本要求

5系统测试

5.1测试使用的仪器

测试使用的仪器设备如表5.1.1所示。

表5.1.1测试使用的仪器设备

序号

名称、型号、规格

数量

备注

1

QGB-3B高频毫伏表

上海无线电仪器厂

2

BT3C-A型-VHF频率特性测试仪

南京无线电仪器厂

3

爱使牌AS1051S高频信号发生器

上海爱使电子仪器厂

4

SP3165A型系列等精度频率计数器

南京盛普电子实业有限公司

5

YB4363双踪示波器

江苏扬中电子仪器厂

6

DF4121A自动失真仪

宁波中策电子有限公司

7

UNI-T数字万用表

胜利公司

5.2指标测试和测试结果

5.2.1输出频率范围和稳定度的测试

采用南京盛普电子实业有限公司的SP-1500A型系列等精度频率计数器来测量频率稳定度。

设定标称频率为5MHz，以30s为单位测量不同时间的频率值并记录。

同时测量最小和最大的输出频率，看该频率能稳定在哪个范围之内。

表5.2.1为记录表格。

频率稳定度的计算公式如下。

式中A为频率稳定度，

为实测频率，

为标称频率。

表5.2.1输出频率范围及稳定度记录表

标称值

（MHz）

实测频率（MHz）

平均值

稳定度

00s

30s

60s

90s

120s

150s

中心频率

6.00001

6.00002

10-5

最小频率

1.00001

1.00002

最大频率

10

10.00001

5.2.2输出频率范围和稳定度的测试

用示波器来测量正弦波频率，以1M为步进变化时的输出电压峰—峰值、并计算其精度。

见下表5.2.