电子技术实验指导书机械电子工程专业终版讲解Word格式.docx
《电子技术实验指导书机械电子工程专业终版讲解Word格式.docx》由会员分享,可在线阅读,更多相关《电子技术实验指导书机械电子工程专业终版讲解Word格式.docx(21页珍藏版)》请在冰豆网上搜索。
四.实验原理
图1.1是一个阻容耦合共发射极放大器。
它的偏置电路采用RB1和RB2组成的分压电路,并在发射极中接有电阻RE(RE=RE1+RE2),以稳定放大器的静态工作点。
当在放大器的输入端加输入信号Ui后,在输出端就可以得到一个与Ui相位相反,幅值被放大了的输出信号U0,从而实现了放大。
图1.1是一个阻容耦合共发射极放大器
1.静态工作点
UBQ=VCCRB2/(RB1+RB2)
ICQ=IEQ=(UBQ-UBE)/RE=UEQ/RE
对于小信号放大器,一般取ICQ=1mA左右
UCEQ≈VCC-ICQ(RC+RE)
为使三极管工作在放大区,一般应满足:
硅管:
UBE≈0.7V
VCC>
UCEQ>
1V
2.电压放大倍数
AV=-βRL′/rbe (注:
RL’=RL//RC)
3.输入输出电阻
rbe=300+(1+β)26mV/IEQmARi=RB1∥RB2∥rbe
R0=r0∥RC≈RC′
五.实验内容及步骤
1.线路连接
按图1.1连接电路,把基极偏置电阻RP调到最大值,避免工作电流过大。
2.静态工作点设置
接通12V直流电源,调节基极偏置电阻Rp,使IEQ=1mA,也就是使UEQ=1.9V。
然后测试各工作点电压,填入表1-1。
表1-1
RP(KΩ)
UBQ(V)
UEQ(V)
UCQ(V)
UBEQ(V)
UCEQ(V)
3.电压放大倍数测量
调节信号源,使之输出一个频率为1KHz,峰峰值为30mV的正弦信号(用示波器测量)。
然后将输入信号加到放大器的输入端,完成表1-2内容。
表1-2
Uipp(V)
U0pp(V)
AV=U0pp/Uipp
表中的Uipp、U0pp分别用示波器测量,并观察其输出波形,电压放大倍数应该在波形不失真的情况下测量。
4.输入、输出电阻测量
放大器的输入电阻反映了放大器本身消耗输入信号源功率的大小。
采用串联电阻法测量放大器的输入电阻Ri,即在信号源输出端与放大器的输入端之间串联一个已知的电阻R(一般选择R的值接近Ri,以减小测量误差)。
测试电路如图1.2所示。
用示波器观察输出波形在不失真的情况下测出USpp、Uipp的值,并填入表1-3中。
(Uspp建议取60mV)
Ri=RUipp/(USpp-Uipp)
表1-3
USpp(V)
Ri
放大器的输出电阻的大小反映了它带负载的能力,R0愈小则带负载的能力愈强。
放大器输出电阻的测量方法如图1.3所示。
负载电阻RL的取值应接近放大器的输出电阻R0,以减小测量误差。
用示波器观察输出波形,在输出波形不失真的情况下测量其幅度。
首先测量RL未接入放大器时的输出电压U0pp,接入RL后再测量放大器负载上的电压U0Lpp,完成表1-4内容。
R0=(U0pp/U0Lpp-1)RL
表1-4
U0Lpp(V)
R0
5.观察静态工作点Q的变化对放大器性能的影响
逐渐增大输入信号的幅度,用示波器观察放大器的输出波形,在输出波形达到最大不失真的情况下,记下RP的值,然后完成表1-5内容,并观察饱和、截止失真情况下的波形。
表1-5
UBE(V)
UE(V)
UC(V)
输出波形
适合
增大
减小
六.实验报告内容
1.整理实验数据;
2.将理论值与测量值进行比较,分析误差;
3.实验体会。
七.思考题
1.加大输入信号的幅度,输出波形可能出现哪几种失真?
分别是由什么原因引起的?
2.放大器的电压放大倍数受到哪些因素的限制?
3.如何用示波器测量放大电路的放大倍数?
实验二集成运算放大器的应用
1.掌握集成运算放大器的正确使用方法
2.熟悉集成运算放大器的基本线性应用
1.RXDS-1B模拟电子线路实验箱
2.SS-7802A双踪示波器
3.DF2172B交流毫伏表
4.EE1642B1函数信号发生器
6.数字万用表
三.实验原理
在集成运放的输入、输出端之间加上反馈网络可实现各种不同的电路功能。
本实验主要研究集成运放的基本线性应用电路,研究的前提是基于运放理想化,即电路的Ri≈∞,Ii≈0,Up≈UN。
四、实验内容(注意:
实验过程中都要加上±
12V电源)
1.反向比例放大器
反向比例放大器是最基本的应用电路,如图2.1所示,其闭环电压增益Auf=-RF/R1,
平衡电阻RP=R1∥RF。
调节信号源,使f=1kHz,UiPP=200mV,根据电路测量结果填下表2-1:
表2-1
Uipp(mV)
U0pp(mV)
Auf=-RF/R1
输入波形
200
理论值
实测值
2.同相比例放大器
同相比例放大器如图2.2所示,RP=R1∥RF,其闭环电压增益Auf=1+RF/R1。
保持输入信号为f=1kHz,Uipp=200mV,根据电路测量结果填下表2-2:
表2-2
AVF=1+RF/R1
3.反向加法器
基本的加法电路如图2.3所示:
U0=-(Ui1RF/R1+Ui2RF/R2)
RP=R1∥R2∥RF。
(RP可选用电路板上的22KΩ电位器调节后获得)。
输入信号从实验箱上电位器分压获取,电路连接如图:
调节信号源,使得Ui1=Ui2=200mV。
4.减法器
减法器电路如图2.4所示:
U0=RF(Ui2-Ui1)/R1
注意:
上式应满足R1∥RF=R2∥RP的条件调节信号源,使得Ui1pp=Ui2pp=200mV。
五.实验报告内容
1.整理实验数据;
2.将理论值与测量值进行比较,分析误差。
实验三负反馈放大器
1.研究负反馈对放大器性能的影响;
2.掌握负反馈放大器性能的测试方法。
1.RXDS-1B模拟电子线路实验箱
如图3.2,把如图3.1所示的基本放大器看成是一个集成运放,用A表示;
由电阻Rf和R1组成的分压器形成反馈网络,用F表示。
1.用瞬时极性法可判断出该电路是负反馈;
2.由于Uf与Ui在输入回路中串联在一起,所以该电路是串联负反馈电路;
3.反馈电压与输出电压成比例,故是电压反馈电路。
四.实验内容及步骤
1.负反馈对放大倍数稳定性的影响
负反馈放大器的闭环电压放大倍数AVf与开环电压放大倍数AV之间的关系为
Avf≈AV/(1+AvFv)
当环境或者元件参数变化时,会引起放大器放大倍数的变化,可以用放大倍数的相对变化量来评价放大器放大倍数的稳定性,通过对上式中的AVf取导数,得
上式表明:
电路引入负反馈后,Avf的相对变化量减小为无反馈时1/(1+AvFv)
按图3.3接线,注意区分基本放大器与负反馈放大器,基本放大器是指断开Rf,并把Rf与RL并联(实验中可接可不接)如图3.3所示的电路。
静态工作点的调整:
用万用表测T1和T2的发射极电压,通过调整RP1和RP2使
。
从Ui端接入一个正弦输入信号,调整信号源,使Uipp=10mV(以输出波形不失真为准),f=1kHz,然后测量负反馈放大器的放大倍数,填入表3-1中;
接着断开反馈回路,如图3.3所示,测量基本放大器的放大倍数填入表3-1中。
表3-1
负反馈放大器
基本放大器
验证
Uipp
U0pp
Avf=U0pp/Uipp
Av=U0pp/Uipp
Avf=Av/(1+AvFV)
2.电压串联负反馈对输入输出电阻的影响
凡属于串联负反馈电路,其输入电阻都增加,增加的程度与负反馈深度(1+AF)有关Rf≈(1+AF)Ri
凡属于电压负反馈电路,其输出电阻都减小,减小的程度与负反馈深度(1+AF)有关Rf≈R0/(1+AF)
为了减小测量误差,需要串入一个辅助电阻R1=5.1KΩ,如图3.4所示,测量输入输出阻抗的方法可参照实验一,测量过程中要使得输出波形不发生失真,完成表3-2和表3-3。
(输入信号建议取Uspp=10mV,f=1KHz)
表3-2
USpp
Rif
Rif≈(1+AF)Ri
(注:
表中所测电压都为峰峰值电压)
表3-3
U0pp空载
ULpp有载
R0f
R0f=R0/(1+AF)
3.负反馈对非线性失真的改善
先接成基本放大器电路,输入UiPP=2mV,f=1kHz的正弦信号,用示波器观察输出波形,逐渐加大输入信号,输出波形将出现轻度的非线性失真。
在电路中加入负反馈部分,逐渐增大输入信号,使输出电压波形达到与刚才基本放大器输出波形相同的幅度,观察波形的改善程度,完成表3-4。
表3-4
Ui
U0
波形
1.整理实验数据,并与理论值比较,分析误差原因;
2.总结负反馈对放大器性能的影响;
3.查阅有关资料,举出负反馈放大器在实际电路中的应用的例子。
实验四数据选择器及其应用
一、实验目的
1、掌握中规模集成数据选择器的逻辑功能及使用方法。
2、学用数据选择器构成组合逻辑电路的方法。
二、实验设备与器件
1、+5V直流电源
2、逻辑电平开关
3、逻辑电平显示器
4、74LS151(或CC4511)
74LS153(或CC14539)
三、实验原理
1、概述
数据选择器是常用的组合逻辑电路之一。
它有若干个数据输入端D0、D1……,若干个控制输入端、A0、A1、……和一个输出端Y。
在控制输入端加上适当的信号,即可从多个数据输入源中将所需的数据信号选择出来,送到输出端。
使用时也可以在控制输入端上加上一组二进制编码程序的信号,使电路按要求输出一串信号,所以它也是一种可编程序逻辑部件,也可以用来构成逻辑函数发生器,其方法简便,线路简单。
4选1数据选择器的逻辑表达式为
所以对于任意给定的三输入变量的逻辑函数均可用4选1数据选择器来实现。
同理,8选1数据选择器的逻辑表达式为:
所以对于任意给定的四输入变量的逻辑函数均可用8选1数据选择器来实现。
采用比较法用数据选择器实现单输出函数的设计步骤如下:
(1)选择接到数据选择端的函数变量。
(2)写出数据选择器输出的逻辑表达式。
(3)将要实现的逻辑函数转换为标准与或表达式。
(4)对照数据选择器输出表达式和待实现函数的表达式,确定数据输入端的值。
(5)连接电路。
2、举例
(1)八选一数据选择器74LS151
74LS151为互补输出的8选1数据选择器,引脚如下图所示,功能如表4-1。
选择控制器(地址端)为A2~A0,按二进制译码,从八个输入数据D0~D7中,选择一个需要的数据送到输出端Q,
为使能端,低电平有效。
①使能端
=1时,不论A2~~A0状态如何,均无输出(Q=0,
=1),选择器被禁止。
②使能端
=0时,选择器正常工作,根据地址码A2~A0的状态选择D0~D7中某一个通道的数据输送到输出端。
如:
A2A1A0=000则选择数据到输出端,即Q=D0
A2A1A0=001则选择数据到输出端,即Q=D1,其余类推。
表4-1
输
入
出
A2
A1
A0
Q
Q′
1
×
×
0
0
0
D0
1
D1
1
D2
D3
1
D4
D5
D6
D7
(2)双四选一数据选择器74LS153
所谓双四选一数据选择器就是在一块集成芯片上有两个四选一数据选择器。
引脚排列如图4-3,功能如表4-2。
、2
为两个独立使能端;
A1、A0为公用的地址输入端;
1D0~1D3和2D0~2D3分别为两个4选1数据选择器的数据输入端。
Q1、Q2为两个输入端。
①当使能端1
(2
)=1时,多路开关被禁止,无输出,Q=0。
②当使能端1
)=0时,多路开关正常工作,根据地址码A1、A0的状态,将相应的数据送到输出端Q。
A1A0=00
则选择D0数据到输出端,即Q=D0。
A1A0=01
则选择D1数据到输出端,即Q=D1,其余类推。
数据选择器的用途很多,例如多通道传输,数码比较,并行码变串行码,以及实现逻辑函数等。
表4—2
输入
输出
A1
A0
四、实验内容
1、测试数据选择器74LS151的逻辑功能
接图4—4,地址端A2、A1、A0,数据端D0~D7,使能端
接逻辑开关,输出端Q接逻辑电平显示器,按74LS151功能表逐项进行测试,记录测试结果。
2、测试数据选择器74LS153的逻辑功能测试方法及步骤同上,记录之。
3、用8选1数据选择器74LS151设计三输入多数表决电路。
(1)写出设计过程图4-474LS151的逻辑功能测试;
(2)画验证逻辑功能;
(3)出接线图。
五、预习内容
1、复习数据选择器的工作原理;
2、用数据选择器对实验内容中各函数式进行预设计。
六、实验报告
用数据选择器对实验内容进行设计、写出设计全过程、画出接线图、进行逻辑功能测试;
总结实验收获、体会。
实验五译码器及其应用
1、掌握中规模集成译码器的逻辑功能和使用方法
2、了解数码管的使用
1、数电模电实验箱(或多功能数字电路实验学习机)
2、74LS13874LS20
三、实验原理
1、译码器的功能和分类
译码器是一个多输入、多输出的组合逻辑电路。
它的作用是把给定的代码进行"
翻译"
,变成相应的状态,使输出通道中相应的一路有信号输出。
译码器在数字系统中有广泛的用途,不仅用于代码的转换、终端的数字显示,还用于数据分配,存贮器寻址和组合控制信号等。
不同的功能可选用不同种类的译码器。
译码器可分为通用译码器和显示译码器两大类。
前者又分为变量译码器和代码变换译码器。
变量译码器(又称二进制译码器),用以表示输入变量的状态,如2线-4线、3线-8线和4线-16线译码器。
若有n个输入变量,则有2n个不同的组合状态,就有2n个输出端供其使用。
而每一个输出所代表的函数对应于n个输入变量的最小项。
2、通用译码器74LS138
以3线-8线译码器74LS138为例½
行分析,图5-1(a)、(b)分别为其逻辑图及引脚排列。
其中A0、A1、A2,为地址输入端,Y0~Y7为译码输出端,S1、S2、S3为使能端。
当S1=1,S2+S3=0时,器件使能,地址码所指定的输出端有信号(为0)输出,其它所有输出端均无信号(全为1)输出。
当S1=0,S2+S3=X时,或S1=X,S2+S3=1时,译码器被停止,所有输出同时为1。
图5-13-8线译码器74LS138引脚排列
3、数码显示译码器
a、七段发光二极管(LED)数码管
LED数码管是目前最常用的数字显示器,图5-2为共阴管和共阳管的电路。
图5-2共阴连接("
1"
电平驱动)共阳连接("
0"
电平驱动)
一个LED数码管可用来显示一位0~9十进制数和一个小数点。
小型数码管(0.5寸和0.36寸)每段发光二极管的正向压降,随显示光(通常为红、绿、黄、橙色)的颜色不同略有差别,通常约为1.8~2.2V,每个发光二极管的点亮电流在5~10mA。
LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器,该译码器不但要完成译码功能,还要有相当的驱动能力。
图5-3LED数码管,图5-4CC4511引脚排列,此类译码器型号有74LS47(共阳),74LS48(共阴),CC4511(共阴)等,本实验系采用CC4511BCD码锁存/七段译码/驱动器。
驱动共阴极LED数码管。
输入BCD码数据位从高到低依次是D、C、B、A。
CC4511内部有上拉电阻,故只需在输出端与数码管笔段之间串入限流电阻即可工作。
译码器还有拒伪码功能,当输入码超过1001时,输出全为"
,数码管熄灭。
本数字电路实验装置上已完成了译码器CC4511和数码管BS202之间的连接。
实验时,只要接通+5V电源和十进制数的BCD码至译码器的相应输入端A、B、C、D即可显示0~9的数字。
四位数码管可接受四组BCD码输入。
1、数据拨码开关的使用。
实验装置上的两组拨码开关的输出Ai、Bi、Ci、Di分别接至6组中任2组的显示译码/驱动器CC4511的对应输入口,接上+5V显示器的电源,揿动四个数码的增减键("
+"
与"
-"
键),观测拨码盘上的四位数与LED数码管显示的对应数字是否一致,或DCBA的逻辑开关输入二进制数观测译码显示是否正常。
2、74LS138译码器逻辑功能测试表5-1
表5-1
S1
S1+S2
A2
A1
A0
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
X
译码器使能端S1、S2、S3及地址端A2、A1、A0分别接至逻辑电平开关输出口,八个输出端Y7--Y0,依次连½
在逻辑电平显示器的八个输入口上,拨动逻辑电平开关,完成表5-1。
五、实验预习要求
1、复习有关译码器的原理。
2、根据实验任务,画出所需的实验线路及记录表格。
3、写出实验电路的设计过程,并画出逻辑电路图。
1、根据设计题目要求,设计实验电路。
2、书写实验报告
实验六时序逻辑电路设计(设计性实验)
1.掌握中规模集成计数器74LS192的逻辑功能和使用方法。
2.掌握构成任意进制计数器的方法。
二、实验器材
1.集成电路:
74LS00
2.74LS90或74LS1921片
3.七段显示
计数器:
计数器是一种中规模集成电路,其种类有很多。
如果按各触发器翻转的次序分类,计数器可分为同步计数器和异步计数器两种;
如果按计数数字的增减可分为加法计数器、减法计数器和可逆计数器三种;
如果按计数器进位规律又可分为二进制计数器、十进制计数器、可编程N进制计数器等多种。
计数器常常从零开始计数,所以具有“置零”的功能,通常计数器还有“预置”的功能,通过预置数据于计数器中,可使计数从任意数值开始。
而本次实验中只选用74LS161作为计数器实验用器件。
因此对这几种常用的计数器在以下都有作了简要介绍。
74LS192同步十进制可逆计数器
图6.1和表6-1分别示出74LS92的外引线排列图和功能表。
74LS192是同步十进制可逆计数器,具有双时钟和可预置功能。
当清除端CR=1时,无论有无计数脉冲,Q3~Q0均为0,及为异步清除。
当置数端
时,无论有无计数脉冲,数据输入端Q3