数电实验22编码译码和组合逻辑电路Word文档格式.docx
《数电实验22编码译码和组合逻辑电路Word文档格式.docx》由会员分享,可在线阅读,更多相关《数电实验22编码译码和组合逻辑电路Word文档格式.docx(14页珍藏版)》请在冰豆网上搜索。
普通编码器
Y0
Y1Y2
图2.2-18线-3线编码器逻辑图
⑵优先编码器
74LS148是8线-3线优先编码器,其引脚图如图2.2-2所示。
O
输出
输入
+5VIGND
图2.2-274LS148引脚图
(注:
芯片中的SG常用EXY表示,IE常用S表示,OE常用SY表示。
2、译码器
74LS138是用TTL与非门组成的3线-8线译码器。
其引脚图如图2.2-3所示。
图2.2-374LS138译码器引脚图
芯片中的A2G常用2S表示,B2G常用3S表示,常用S1G1表示。
三、实验仪器与器件
1.通用板——可插接标准双列直插插座的实验电路板(1块
2.输入逻辑电平开关组件(见附录
3.发光二极管逻辑电平指示组件(见附录
4.可调双直流稳压电源(供电+5V(1台
5.万用表(1只
6.函数信号发生器(1台
7.双踪示波器(1台
8.实验器件:
74LS20、74LS148、74LS138(各2片电阻(阻值如实验中电路所标(若干
四、实验步骤、数据记录、结论
1.验证二进制编码器的工作原理。
实验电路图(以三位二进制编码器为例:
接发光二极管逻辑电平指示组件
1
2
3
4
5
6
7
接输入逻
辑电平开
关组件
图2.2-4二进制编码器工作原理的验证
实验结果:
如表2.1-1所示:
表2.2-1二进制编码器工作原理验证结果
I0I1I2I3I4I5I6I7Y2Y1Y0
当输入不属于以上所列情况时,输出发生混乱。
【结论】:
从实验结果可见,当0~7中仅有一个输入低电平时,其输出端为其相应的三位二进制编码,符合编码器的逻辑功能;
当输入端输入两个以上编码信号时,此编码器无法正常工作。
这是一个普通三位二进制编码器。
2.验证优先编码器74LS148的逻辑功能。
实验电路原理图:
图2.2-5优先编码器74LS148逻辑功能验证电路图
实验真值表如下:
表2.2-2优先编码器74LS148逻辑功能验证结果
从实验结果可见,当输入使能端
E=1时,编码器不能正常工作,所有的输出端
均被封锁在高电平;
当
E=0时,编码器正常工作,允许7I~0I中同时有几个输入端为低电平,即有多个编码输入信号。
7I的优先权最高,0I的优先权最低。
当7
I=0时,无论其它输入端有无输入信号,输出端只给出7I的编码;
当7I=1,6
I=0时,无论其余输入端有无输入信号,只对6I编码,依次类推。
实验结果符合优先编码器的逻辑功能。
3.验证译码器74LS138的逻辑功能。
图2.2-5优先编码器74LS138逻辑功能验证电路图
表2.2-3译码器74LS138逻辑功能验证结果
由实验结果可知,74LS138有3个附加的控制端、1S2S、3S。
当、
11=S032=+SS时,译码器处于工作状态,当输入端输入二进制编码时,其对应的输
出端上有低电平输出。
否则,译码器被禁止,所有的输出端被封锁在高电平。
五、实验思考题
1.74LS148是正电平有效还是负电平有效?
答:
74LS148是负电平有效。
2.编码器和译码器的特点是什么?
有何区别?
编码器的逻辑功能就是把输入的每一个高、低电平编成一个对应的二进制代码。
译码器是一个多输入、多输出的组合逻辑电路。
它的逻辑功能是将每个输入的二进制代码译成对应的输出高、低电平信号,使输出通道中相应的一路有信号输出。
译码是编码的反操作。
胡晓娟学号:
《中级篇》:
编码器和译码器的扩展及基本应用
1.掌握编码器和译码器的扩展方法。
2.掌握译码器设计组合逻辑电路的基本方法。
1.编码器和译码器的扩展
在编码器和译码器的集成电路中,都有输入、输出控制端,这些控制端不但控制电路的正常工作,而且常常用于实现电路功能的扩展。
例如,可以将两片74LS148扩展为16线——4线优先编码器。
其原理图见图2.2-7。
图2.2-7用两片74LS148接成的16线-4线优先编码器
2、用译码器构成数据分配器
带控制输入端的译码器又是一个完整的数据分配器。
对74LS138译码器,如果把作为“数据”输入端(同时令1S32SS+1A0A=0,而将作为“地址”输入端,那么从送来的数据只能通过由所指定的一根输出线送出。
2A1A0A1S2A
3、用译码器设计组合逻辑电路
根据前面介绍的二进制译码器的工作原理,由于n位二进制译码器的输出给出了n变量的全部最小项,因而用n变量二进制译码器和适当的门电路就能获得任何形式输入变量数不大于n的组合逻辑函数。
2.可调双直流稳压电源(供电+5V(1台
3.函数信号发生器(1台
4.万用表(2只
5.示波器(1台
6.实验器件:
74LS148、74LS138、74LS00(各2片
1.用两片74LS148优先编码器构成16线-4线优先编码器,自行制表验证其逻辑功能。
实验原理电路图:
表2.2-4用两片74LS148接成16线-4线优先编码器实验结果
由实验可知,通过对选通控制端和扩展端的运用,可以用两片74LS148构成16-4线优先编码器。
2.用两片74LS138译码器构成4线-16线译码器,自行制表验证其逻辑功能。
实验原理电路图:
1023
图2.2-8用两片74LS138接成的4线-16线译码器
表2.2-5用两片74LS138接成4线-16线译码器实验结果
本实验说明可以通过对译码器控制端的设计实现译码器的扩展。
用两片3线-8线
译码器74LS138可实现4线-16线译码器的逻辑功能。
3.用74LS138译码器设计一个8路输出的数据分配器,自行制表验证其逻辑功能。
实验原理电路:
用3线-8线译码器74LS138可以直接作为数据分配器。
在实验电路图2.2-9中,0Y~7Y为其输出,D2D1D0为其地址输入端,A为数据输入端。
D0D1D2A
图2.2-9用74LS138时线8路输出的数据分配器
根据实验观察,当D2D1D0地址输入端选定相应的输出端时,数据A在该端口反向输出;
例如,当D2D1D0=110时,A在端口6Y反向输出,而其他端口均输出高电平。
由实验可知,译码器和数据选择器一样,不仅仅可以实现译码功能,而且可以通过扩展和外围电路的设计,实现多种组合逻辑电路功能。
1.计算机通常连接多个外设,如打印机,扫描仪,键盘,监视器等。
译码器就被用来经计算机的I/O地址线来选择某个特定的外设。
讨论并画出示意图。
如下图所示:
译码器在CPU的控制下工作,当CPU选择某一外设时,译码器某一相应输出为有效,该输出控制外设进行输出操作,CPU控制下,其输出数据被送到相应设备。
图2.2-10计算机控制示意图
2.如何用BCD码去驱动七段显示器工作?
设计一个这样的译码电路。
假设所使用的是共阴七段显示器,那么设计工作即在输入BCD码时,使某共阴七段显示器的阳极引线电平为高电平,这样对应的码段LED即被点亮,显示器显示出相应数值。
表2.2-6为BCD-七段显示译码器的真值表。
表2.2-6BCD-七段显示译码器真值表
数字
AAAAYYYYYYY
得出其输出表达式为:
02130123AAAAAAAAYa++=01201213AAAAAAAAYb++=01223AAAAAYc+=
012012012'
AAAAAAAAAYd++=012AAAYe+=
0112023AAAAAAAYf++=012123AAAAAAYg+=
按以上七个表达式采用简单的非门和与或非门即可实现BCD-七段码的转换。
3.查阅资料,了解LED与LCD的区别。
LED为发光二极管(LightEmittingDiode,其材料有磷砷化镓、磷化镓、砷化镓等几种。
当外加正向电压时,大量的电子和空穴在扩散过程中复合,其中一部分电子从导带跃迁到价带,把多余的能量以光的形式释放出来,便发出一定波长的可见光。
而LCD为液晶显示器(LiquidCrystalDisplay。
液晶是一种既具有液体的流动性又具有光学特性的有机化合物,它的透明度和呈现的颜色受外加电场的影响,利用这一特点便可做成字符显示器。
在没有外加电场的情况下,液晶分子按一定取向整齐地排列着,这时液晶为透明状态,射入的光线大部分由反射电极反射回来,显示器呈白色。
在电极上加上电压以后,液晶分子因电离而产生正离子,这些正离子在电场作用下运动并碰撞其他液晶分子,破坏了液晶分子的整齐排列,使液晶呈现混浊状态。
这种现象称为动态散射效应。
外加电场消失以后,液晶又恢复到整齐排列的状态。
电子信息学院班级:
陈红仙同组实验者:
无实验日期:
2003.3.21实验名称:
《高级篇》:
译码器的应用设计
一、1位全加器、1位全减器电路实验
1.实验目的:
用74LS138译码器实现1位全加器、1位全减器电路。
2.实验电路图
下图中,A为被加数(被减数,B位加数(减数,CI为低位的进位(借位,S为和(差,CO为向高位的进位(借位。
CIA
BM
图2.2-111位全加器、1位全减器实验电路图
3.实验结果
表2.2-71位全加器、1位全减器实验结果
4.实验仪器与器件的选择
4.万用表(1只
5.主要实验器件:
74LS13874LS30(2片
在中级篇实验2中,译码器在电路设计中可以灵活运用;
本实验进一步说明,我们可以通过对译码器输入端和各控制端的设计,并加上外围电路的合理运用,实现一些组合逻辑电路功能。
二、3位二进制数等值比较器实验
1.实验目的
用8选1数据选择器和3-8线译码器构成一个3位二进制数等值比较器。
2.实验原理电路图
图中,A2A1A0和B2B1B0为两个三位的二进制比较数,Y为比较结果输出。
Y为0表示两数相等,否则不等。
实验报告·
实验2.2编码,译码和组合逻辑电路设计A0A1A2+5VB0B1B2A0A1A2S1S2S3+VCCI4I5I6I7S0S1S274LS138Y0Y1Y2Y3Y4Y5Y6Y7I3I2I1I074LS151YYEGNDY图2.2-12三位二进制数等值比较器实验电路图3.实验结果经验证,该电路实现了三位二进制数等值比较器的逻辑功能.4.实验仪器与器件的选择1.通用板——可插接标准双列直插插座的实验电路板2.输入逻辑电平开关组件(见附录3.发光二极管逻辑电平指示组件(见附录4.万用表5.主要实验器件:
74LS138,74LS151(1块(1只(各1片【结论】:
由实验可知,数据选择器和译码器经常可以一起使用,设计出很实用的组合逻辑电路.本电路实现了一个三位二进制数等值比较器的功能.三,信号分时传送系统实验1,实验目的用8选1数据选择器和3-8线译码器构成一个6路信号分时传送系统.2,实验原理电路83
实验2.2编码,译码和组合逻辑电路设计74LS151D0D1D2D3D4D5D6D7A2A1A0D0D1D2D3D4D5D6D7A274LS138Y0Y1Y2Y3Y4Y5Y6Y7Y0Y1Y2Y3Y4Y5Y6Y7YYS1S2S3A2A1A0A1A03,实验结果当74LS151输入端有信号时,后级译码器74LS138电路工作,并在地址输入端A2A1A0的控制下,将相应的输入数据传输至译码器输出端,从而实现了信号的分时传输.实际电路为输出8路分时传输电路,若要用6路,只需选其中的6路信号即可.,4.实验仪器与器件的选择1.2.3.4.5.6.通用板——可插接标准双列直插插座的实验电路板输入逻辑电平开关组件(见附录发光二极管逻辑电平指示组件(见附录可调双直流稳压电源(供电+5V万用表实验器件:
74LS13874LS151(1块(1台(1只(各1片【结论】:
该实验进一步说明了电路模块可以灵活运用,从而设计出各种电路.三,非优先编码电路实验1.实验目的用门电路完成一个将10个十进制数字转换成4位BCD码的非优先编码电路.2.真值表此实验中,我们暂不考虑电路无输入和输入伪码的情况,真值表如下:
84
实验2.2编码,译码和组合逻辑电路设计表2.2-8非优先编码电路实验真值表I01000000000I10100000000I20010000000I30001000000I40000100000I50000010000I60000001000I70000000100I80000000010I90000000001Y30000000011Y20000111100Y10011001100Y001010101013.表达式输出表达式:
Y3=I8+I9Y2=I4+I5+I6+I7Y1=I2+I3+I6+I7Y0=I1+I3+I5+I7+I94.实验原理电路图I9I8I7I6I5I4I3I2I1I0&
Y3&
Y2&
Y1&
Y0图2.2-13非优先编码实验电路图5.实验结果85
实验2.2编码,译码和组合逻辑电路设计表2.2-910线-4线非优先编码器的真值表I01000000000I10100000000I20010000000I30001000000I40000100000I50000010000I60000001000I70000000100I80000000010I90000000001Y30000000011Y20000111100Y10011001100Y00101010101由真值表可见,该电路实现了10线-4线非优先编码器的逻辑功能.6.实验仪器与器件的选择(1通用板——可插接标准双列直插插座的实验电路板(2输入逻辑电平开关组件(见附录(3发光二极管逻辑电平指示组件(见附录(4可调双直流稳压电源(供电+5V(5万用表(6实验器件:
74LS3074LS20(1台(1只(2片(1片(1块【结论】:
该实验说明了实际的编码电路可以根据我们的需要用基本的门电路实现;
同时,该实验也使我们对编码的原理有了更深的认识.86