数字钟课程设计报告Word格式文档下载.docx
《数字钟课程设计报告Word格式文档下载.docx》由会员分享，可在线阅读，更多相关《数字钟课程设计报告Word格式文档下载.docx（9页珍藏版）》请在冰豆网上搜索。
3.1实验名称………………………………………………………………………4
3.2实验目的………………………………………………………………………4
3.3实验器材及主要器件………………………………………………………4
3.4各集成块的引脚分布图…………………………………………5
3.5数字电子钟基本原理………………………………………………………7
3.6数字电子钟单元电路设计、参数计算和器件选择……………………………………………………………………………………8
3.7数字电子钟安装要点………………………………………………………11
3.8数字电子钟电路图…………………………………………………………12
3.9数字电子钟的组装与调试………………………………………………13
4．总结及心得…………………………………………………………………13-14
1．课程设计目的
※掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法；
※进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力；
※提高电路布局﹑布线及检查和排除故障的能力；
※培养书写综合实验报告的能力。
2．课程设计题目描述和要求
（1）设计一个有“时”、“分”、“秒”（23小时59分59秒）显示，且有校时功能的电子钟；
（2）用中小规模集成电路组成电子钟，并在实验箱上进行组装、调试；
（3）画出框图和逻辑电路图，写出设计、实验总结报告；
3．课程设计报告内容
3.1实验名称
数字电子钟
3.2实验目的
·
掌握数字电子钟的设计、组装与调试方法；
进一步掌握集成电路的应用。
通过了解数字电子钟的原理，掌握综合应用各单元电路的方法。
3.3实验器材及主要器件
（1）译码器74LS48（2片）
（2）计数器74LS90（6片）
（3）与非门74LS00（3片）
（4）双D触发器74LS74（2片）
（5）与或非门74LS51（2片）
（6）共阴七段显示器（2片）
（7）数字逻辑电路实验箱（附带四个数码显
示管、四个译码器）
（8）导线等（若干）
（9）剪刀、镊子各一把
（10）万用表一个
3.4各集成块的引脚分布图
Vcc2CR2D2Ck2St2Q-2Q
┌┴—┴—┴—┴—┴—┴—┴┐
│141312111098
）
│1234567│
└┬—┬—┬—┬—┬—┬—┬┘
1Cr1D1Ck1St1Q-1QGND
双D触发器74LS74
图3-1
CP1NCQAQDGNDQBQC
CP2R01R02NCVccS91S92
计数器74LS90
图3-2
Vcc+1B1D1C1Y
1A2A2B2C2D2YGND
与或非门74LS51
图3-3
Vcc4B4A4Q3B3A3Q
1A1B1Q2A2B2QGND
与非门74LS00
图3-4
┌┴—┴—┴—┴—┴—┴—┴—┴┐
│161514131211109
│12345678
└┬—┬—┬—┬—┬—┬—┬—┬┘
译码器74LS48
图3-5
七段数码显示管
图3-6
3.5数字电子钟基本原理
数字电子钟的逻辑框图如图3-6所示。
分频器、计数器、显示器和校时电路组成。
信号发生器产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器，计数结果通过“时”、“分”、“秒”译码器显示时间。
图3-7
3.6数字电子钟单元电路设计、参数计算和器件选择
1.计数器
秒脉冲信号经过6级计数器，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时。
“秒”“分”计数器为六十进制，小时为二十四进制。
时间计数单元有时计数、分计数和秒计数等几个部分。
时计数单元一般为24进制计数器计数器，其输出为两位8421BCD码形式；
分计数和秒计数单元为６０进制计数器，其输出也为8421BCD码。
本实验采取了74LS90用两块芯片进行级联来产生60进制和24进制
秒个位计数单元为１０进制计数器，无需进制转换，只需将Ｑ0与ＣＰ2
（下降沿有效）相连即可。
ＣＰ1（下降没效）与１ＨZ秒输入信号相连，Ｑ3可作为向上的进位信号与十位计数单元的ＣＰ1相连。
秒十位计数单元为６进制计数器，需要进制转换。
将１０进制计数器转换为６进制计数器的电路连接，其中Ｑ2可作为向上的进位信号与分个位的计数单元的ＣＰ1相连。
分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，也是分个位计数单元的Ｑ3作为向上的进位信号应与分十位计
数单元的ＣＰ1相连，分十位计数单元的Ｑ2作为向上的进位信号应与时个位计数单元的ＣＰ1相连。
时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为24进制计数器，所以在两块74LS90构成的100进制中截取24，就得在24的时候进行异步清零。
（1）六十进制计数
由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完成一分钟之内秒数目的累加，并达到60秒时产生一个进位信号，所以，选用两片74LS90组成六十进制计数器，采用反馈归零的方法来实现六十进制计数。
其中，“秒”十位是六进制，“秒”个位是十进制。
（2）二十四进制计数
在百进制基础上，采用反馈归零法即可组成二十四进制计数器。
计数
范围为0~23，24为过渡状态，当高位计数至2、低位计数至4时，计数器归零。
将计数器74LS90的Q2A和Q1B直接与R01和R02连接，即组
成二十四进制计数器。
使用两片74LS90，把各片的Q0与CP2相连。
S9（0）、S9
（1）均接地，就具有十进制计数功能，再把低位片子的进位（Q3输出）连至高位片子的时钟脉冲输入端（CP1），则当低位片子计满10个脉冲时就产生1个进位脉冲，使高位片子加1。
二十四进制也就要求当输入计数脉冲为24个时，应使高、低位片子均复零。
当第24个脉冲到来时。
若未加“反馈归零”，则计数值为00100011。
该状态一经出现，须立即使器件回到00000000，因此识别码S23=00100011。
现将低位片子的QA、QB及高位片子的QB引出构成“与”的逻辑，并产生复位信号使计数器复零即可。
即令R01=R02=QA=QB=QB’（其中QB’表示高位片子的QB端）得到如下图所示的计数电路。
2.译码器
译码是指把给定的代码进行翻译的过程。
计数器采用的码制不同，译码电路也不同。
74LS48驱动器是与8421BCD编码计数器配合用的七段译码驱动器。
3.显示器
本系统用七段发光二极管来显示译码器输出的数字，显示器有两种：
共阳极显示器或共阴极显示器。
74LS48译码器对应的显示器是共阴极显
示器。
3.7数字电子钟安装要点
1、首先整体布局，确定芯片安装布置位置。
2、校正引脚，看清型号，缺口朝左。
3、布线顺序、源线、地线→输入输出线。
4、连线要求：
布线短直，避免交叉，颜色正确（电源“+”用红色，电源“-”用黄线）。
5、不得在通电情况下，拆装芯片及导线。
6、第Ⅰ部分改由数逻辑或信号发生器提供信号输入。
7、基本RS触发器电路改用由D触发器组成的“T”触发器。
8、按计秒、计分、计时的子系统分别组装，分别调试完毕后，再逐级连接调试，最后装调校准系统。
9、注意用电安全。
10、实习时间
上午8：
10-11：
40
下午14：
00-16：
00
11、实训完毕，由各组负责交实验器材工具。
12、每日由班长或课代表安排卫生值日4人
3.8数字电子钟电路图
图3-9
3.9数字电子钟的组装与调试
按照老师所给的数字电子钟逻辑电路图，并利用实训所提供的集成块和电路箱以及导线开始布局，接线。
按照秒、分、时的顺序依次接出电路，并进行调试，检测各进制的正确与否。
4.总结及心得
虽然我们学习了模电和数电，对电子技术有了一些初步了解，但那都是一些理论的东西。
通过这次数字电子钟的课程设计，我们才把所学到的理论知识与实际操作比较好的结合起来。
从中对我们学的知识有了更进一步的理解。
整个过程花了我们整整一周时间，可当做完时才发现做这个数字钟是多么简单的一件事，主要是在调试时花了不少时间，其间换了不少器件，有的器件在理论上可行，但在实际运行中就无法看到效果，有时无法找出错误便更换器件重新接线以使电路正常运行，所以调试花了我不少时间。
为期一周的课程设计使我更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。
也锻炼了自己独立思考问题的能力和养成通过查看相关资料来解决问题的习惯。
虽然这只是一次简单的课程设计，但通过这次课程设计我们了解了课程设计的一般步骤，和设
计中应注意的问题。
设计本身并不是有很重要的意义，而是同学们对待
问题时的态度和处理事情的能力。
至于设计的成绩无须看的太过于重要，而是设计的过程，设计的思路和设计电路中的每一个环节，电路中各个部分的功能是如何实现的。
各个芯片能够完成什么样的功能，使用芯片时应该注意那些要点。
同一个电路可以用那些芯片实现，各个芯片实现同一个功能的区别。
同时对普通计数器如何构成n进制计数器有了更深
的了解和掌握，对自我的实际操作能力也有了很高的提升。
在实际的操作过程中，能把理论中所学的知识灵活地运用起来，并在调试中会遇到各种各样的问题，电路的调试提高了我们解决问题的能力，学会了在设计中独立解决问题，也包括怎样去查找问题。
似乎所有的事都得自己亲手去操作才会在脑海中留下深刻的印象，这个小小的课程设计让我了解了不少器件的功能的应用，也加深了对数字电路认识和理解。
升级会员 