基于可编程逻辑器件的数字抢答器 电路的设计定稿王龙胜Word文档格式.docx
《基于可编程逻辑器件的数字抢答器 电路的设计定稿王龙胜Word文档格式.docx》由会员分享，可在线阅读，更多相关《基于可编程逻辑器件的数字抢答器 电路的设计定稿王龙胜Word文档格式.docx（41页珍藏版）》请在冰豆网上搜索。
微电子学系
专业
集成电路设计与集成系统
题目
基于可编程逻辑器件的数字抢答器电路的设计
任务与要求
采用自顶向下的设计方法，使用硬件描述语言（VHDL），设计一个四路抢答器，并通过Mentor公司的modelsim进行仿真。
要求：
1．在前期的工作中学会查阅文献资料的方法，能够尽快了解并掌握与本课题相关的一些知识，并了解国内外的研究现状。
2．在此基础上，通过软件编程实现题目要求，并进行仿真，得到一些结果并对其进行正确的分析。
最后如果有条件下载到硬件芯片上。
3．最后通过毕业论文的撰写，达到总结和提高的目的。
开始日期
2011年3月28日
完成日期
2011年7月1日
主管院长（签字）
年
月
日
毕业设计（论文）工作计划
工作进程
起止时间
工作内容
2011.3.28----2011.4.11
查阅资料了解该题目的研究现状，完成开题报告
2011.4.12----2011.5.2
对该课题相关的知识进行学习，掌握VHDL硬件描述语言的编程方法
2011.5.3----2011.6.6
针对题目要求进行编程，用计算机仿真，并对结果进行分析，得出一些有益的结果，最后如果有条件下载到硬件芯片上
2011.6.7----2011.7.1
论文的撰写和成稿，准备答辩
主要参考书目（资料）
1、《PLD与数字系统设计》李辉编著西安电子科技大学出版社，2005.5
2、《CPLD应用技术与数字系统设计》陈云洽保延翔编著电子工业出版社，2003.5
3、《基于Quartus2的FPGA/CPLD数字系统设计实例》周润景图雅张丽敏编著电子工业出版社
4、《CPLD/FPGA可编程逻辑器件应用与开发》王道宪著，国防工业出版社，2004.1
5、《VHDL基础及经典实例开发》孟庆海张洲编著西安交通大学出版社2008.4
6、《EDA技术和应用》，陈新华著，机械工业出版社，2008.8
主要仪器设备及材料
计算机一台并可以上互联网，相应的仿真软件及硬件芯片
论文（设计）过程中教师的指导安排
每周答疑一次
对计划的说明
西安邮电学院
毕业设计（论文）开题报告
电子工程学院微电子学系
集成电路设计与集成系统专业2007级01班
课题名称：
基于可编程逻辑器件的
数字抢答器电路的设计
王龙胜学号：
04076027
指导教师：
王涛
报告日期：
2011年3月25日
1．本课题所涉及的问题及应用现状综述
本课题设计一个简单的数字电路系统，运用VHDL硬件描述语言来设计抢答器。
此抢答器功能齐全，可以实现四组的抢答判别、答题计时、答题计分功能，同时应用数码管来显示时间和分数的变化。
根据本课题的要求，按照典型的EDA设计思路，对抢答器系统进行需求和功能分析。
按自顶向下的层次进行行为级描述和数据流描述。
此计时器的设计采用模块化结构，主要由以下4个组成，即抢答判别模块、抢答计分模块、答题计时模块和总控制模块。
在设计此抢答器时，采用模块化的设计思想，使设计起来更加简单、方便、快捷。
CPLD/FPGA是近几年集成电路中发展最快的产品。
可编程逻辑器件依然是集成电路中
最具活力和前途的产业。
采用可编程逻辑器件设计逻辑系统克服了分离逻辑器件设计的种种缺点，设计工作从低级的依赖于设计人员的智慧的实现方式，上升到能够精确地反映设计思想的高层次，设计周期，成本降低，体积减小，可靠性高。
目前，可编程逻辑器件的应用十分广泛，但是主要集中在电子领域中。
目前计时器的设计大都比较的复杂，所用芯片太多，造成整体的价格提高，而且软件设计比较的复杂。
导致性价比不是很高，很难得到广泛的推广。
基于CPLD用VHDL设计的抢答器一改他们的缺点，硬件比较的简单，软件也很容易。
因此，实用性比较大。
2．本课题需要重点研究的关键问题、解决的思路及实现预期目标的可行性分析
抢答器重点研究的关键问题：
用硬件描述语言VHDL来实现每个模块的功能；
系统设置外部操作开关；
整个电路的设计借助于modelsim软件设计，并运用数字逻辑电路相关理论知识，并进行仿真，得到了预期的结果。
运用硬件描述语言VHDL来设计整个电路，系统仿真和硬件实现。
如果程序只用于仿真，那么几乎所有的语法和编程方法都可以使用。
但如果我们的程序是用于硬件实现（例如：
用于FPGA设计），那么我们就必须保证程序“可综合”（程序的功能可以用硬件电路实现）。
不可综合的HDL语句在软件综合时将被忽略或者报错。
我们应当牢记一点：
“所有的HDL描述都可以用于仿真，但不是所有的HDL描述都能用硬件实现。
解决的思路：
用VHDL语言进行自上而下的设计，就是使用VHDL模型在所有综合级别上对硬件设计进行说明，建模和仿真测试。
其基本设计流程如下：
（1）提出设计说明书，即用自然语言表达系统项目的功能特点和技术参数等。
（2）建立VHDL行为模型，进一步是将设计说明书转化为VHDL行为模型。
（3）VHDL行为仿真。
利用VHDL仿真器对顶层系统的行为模型进行仿真测试，检查模拟结果继而进行修改和完善。
（4）VHDL_RTL级建模。
（5）前端功能仿真。
（6）逻辑综合。
（7）测试向量生成。
（8）功能仿真。
（9）结构综合。
（10）门级时序仿真。
（11）硬件测试。
实现预期目标的可行性分析：
VHDL语言具有很强的电路描述和建模能力，能从多
个层次对数字系统进行建模和描述，从而大大简化了硬件设计任务，提高了设计
效率和可靠性。
VHDL具有与具体硬件电路无关和与设计平台无关的特性，并且具有良好的电路行为描述和系统描述的能力，在语言易读性和层次化结构化设计方面表现了强大的生命力和应用潜力。
因此，VHDL支持各种模式的设计方法，用VHDL来设计抢答器的一大优点是设计者可以专心致力于其功能的实现，而不需要对不影响功能的与工艺有关的因素花费过多的时间和精力。
3．完成本课题的工作方案
2011.3.28----2011.4.11查阅资料了解该题目的研究现状，完成开题报告
2011.4.12----2011.5.2对该课题相关的知识进行学习，掌握VHDL硬件描述语言的编程方法
2011.5.3----2011.6.6针对题目要求进行编程，用计算机仿真，并对结果进行分析，得出一些有益的结果，最后如果有条件下载到硬件芯片上
2011.6.7----2011.7.1论文的撰写和成稿，准备答辩
4．指导教师审阅意见
指导教师（签字）：
年月日
说明：
本报告必须由承担毕业论文（设计）课题任务的学生在毕业论文（设计）正式开始的第1周周五之前独立撰写完成，并交指导教师审阅。
西安邮电学院毕业设计（论文）成绩评定表
性别
男
学号
专业班级
集电0701
课题名称
课题
类型
硬件设计
难度
一般
毕业设计（论文）时间
2011年3月28日～7月1日
王涛（职称讲师）
课题任务
完成情况
论文19（千字）；
设计、计算说明书（千字）；
图纸（张）；
其它（含附件）：
指导教师意见
分项得分：
开题调研论证分；
课题质量（论文内容）分；
创新分；
论文撰写（规范）分；
学习态度分；
外文翻译分
指导教师审阅成绩：
指导教师（签字）：
年 月 日
评
阅
教
师
意见
选题分；
开题调研论证分；
评阅成绩：
评阅教师（签字）：
年 月 日
验收小组意见
准备情况分；
毕业设计（论文）质量分；
（操作）回答问题分
验收成绩：
验收教师（组长）（签字）：
年 月 日
答
辩
小组
意
见
陈述情况分；
回答问题分；
仪表分
答辩成绩：
答辩小组组长（签字）：
年月日
成绩计算方法
（填写本系实用比例）
指导教师成绩（％）评阅成绩（％）验收成绩（％）答辩成绩（％）
学生实得成绩（百分制）
指导教师成绩评阅成绩验收成绩
答辩成绩总评
答辩委员会意见
毕业论文（设计）总评成绩（等级）：
院答辩委员会主任（签字）：
学院（签章）
年月日
备
注
摘要
本文阐述了可编程逻辑器件（PLD）的概念和发展、VHDL语言的优点并分析讲解了抢答器的各模块的功能要求、基本原理以及实现方法。
在此基础上用硬件描述语言VHDL编写一个抢答器电路的程序。
采用自顶向下的设计方法，最后使用Modelsim软件进行仿真，并对仿真结果进行分析。
本设计主要的功能是：
1.对第一抢答信号的鉴别和锁存功能；
2.限时功能3.记分功能4.数码显示。
关键词可编程逻辑器件（PLD）；
抢答器；
自顶向下的设计方法
ABSTRACT
ThisarticleelaboratestheconceptanddevelopmentofPLD,explainstheadvantagesofVHDL,meanwhile,analysedthefunctionrequest,thebasicprincipleaswellasthemethodofaccomplishmentofeachparts.ThenwriteaansweringsnatchesprogramOnthisbasiswithahardwaredescriptionlanguageVHDL.Adoptingatop-downdesignmethod,andfinallyuseModelsimsoftwareforsimulation,andanalysisofthesimulationresults.Themainfeatureofthisdesignare:
1.Accuratelyidentificatingofthesignalofthefirstanswerandlatchingthissignal;
2.Thetimelimitedfunction3.Scorefunction4.Digitaldisplayfuction.
KEYWORDSPLD;
theansweringsnatches;
top-downdesignmethod
引言
当今电子产品正向功能多元化,体积最小化,功耗最低化的方向发展。
它与传统的电子产品在设计上的显著区别师大量使用大规模可编程逻辑器件，使产品的性能提高，体积缩小，功耗降低.同时广泛运用现代计算机技术，提高产品的自动化程度和竞争力，缩短研发周期。
EDA技术正是为了适应现代电子技术的要求，吸收众多学科最新科技成果而形成的一门新技术。
EDA技术以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件的方式设计的电子系统到硬件系统的逻辑编译，逻辑化简，逻辑分割，逻辑映射，编程下载等工作。
最终形成集成电子系统或专用集成芯片的一门新技术。
本设计利用VHDL硬件描述语言结合可编程逻辑器件进行的，并通过数码管动态显示计时结果。
抢答器可以由各种技术实现，如单片机等.利用可编程逻辑器件具有其他方式没有的特点，它具有易学，方便，新颖，有趣，直观，设计与实验项目成功率高，理论与实践结合紧密，体积小，容量大，I/O口丰富，易编程和加密等特点，并且它还具有开放的界面，丰富的设计库，模块化的工具以及LPM定制等优良性能，应用非常方便。
因此，本设计采用可编程逻辑器件实现。
1可编程逻辑器件
1.1可编程逻辑器件的发展历程
当今社会是数字化的社会，是数字集成电路广泛应用的社会。
数字集成电路本身在不断地进行更新换代，它由早期的电子管、晶体管、小中规模集成电路，发展到超大规模集成电路（VLSI）以及许多具有特定功能的专用集成电路。
但是，随着微电子技术的发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承担。
系统设计师们更愿意自己设计专用集成电路ASIC（ApplicationSpecificIC）芯片，而且希望ASIC的设计周期尽可能短，最好是在实验室里就能设计出合适的ASIC芯片，并且能立即投入实际应用之中。
因而出现了现场可编程逻辑器件（FPLD），其中应用最广泛的当属现场可编程门阵列（FPGA）和复杂可编程逻辑器件（CPLD）。
早期的可编程逻辑器件只有可编程只读存储器（PROM）、紫外线可擦除只读存储器（EPROM）和电可擦除只读存储器（EEPROM）3种。
由于结构的限制，它们只能完成简单的数字逻辑功能。
其后，出现了一类结构上稍复杂的可编程芯片，即可编程逻辑器件（PLD），它能够完成各种数字逻辑功能。
典型的PLD由一个“与”门和一个“或”门阵列组成，而任意一个组合逻辑都可以用“与-或”表达式来描述，所以，PLD能以乘积之和的形式完成大量的组合逻辑功能。
这一阶段的产品主要有PAL（可编程阵列逻辑）和GAL（通用阵列逻辑）。
PAL由一个可编程的与阵列和一个固定的或阵列构成，或门的输出可以通过触发器有选择地被置为寄存状态。
PAL器件是现场可编程的，它的实现工艺有反熔丝技术、EPROM技术和EEPROM技术。
还有一类结构更为灵活的逻辑器件是可编程逻辑阵列（PLA），它也由一个与阵列和一个或阵列构成，但是这两个阵列的连接关系都是可编程的。
PLA器件既有现场可编程的，也有掩膜可编程的。
在PAL的基础上，又发展了一种通用阵列逻辑GAL（GenericArrayLogic），如GAL16V8、GAL22V10等。
它采用EEPROM工艺，实现了电可擦除、电可改写，其输出结构是可编程的逻辑宏单元，因而它的设计具有很强的灵活性，至今仍有许多人在使用。
这些早期PLD器件的一个共同特点是可以实现速度特性较好的逻辑功能，但其过于简单的结构也使它们只能实现规模较小的电路。
为了弥补这一缺陷，20世纪80年代中期，Altera公司和Xilinx公司分别推出了类似于PAL结构的扩展型CPLD（ComplexProgrammab1eLogicDevice）和与标准门阵列类似的FPGA（FieldProgrammableGateArray），它们都具有体系结构和逻辑单元灵活、集成度高以及适用范围宽等特点。
这两种器件兼容了PLD和通用门阵列的优点，可实现较大规模的电路，编程也很灵活。
与门阵列等其他ASIC相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无须测试、质量稳定以及可实时在线检验等优点，因此被广泛应用于产品的原型设计和产品生产之中。
几乎所有应用门阵列、PLD和中小规模通用数字集成电路的场合均可应用FPGA和CPLD器件。
FPGA（现场可编程门阵列）和CPLD（复杂可编程逻辑器件）都是可编程逻辑器件，它们是在PAL、GAL等逻辑器件的基础之上发展起来的。
同以往的PAL、GAL等相比较，FPGA/CPLD的规模比较大，它可以替代几十甚至几千块通用IC芯片。
这样的FPGA/CPLD实际上就是一个子系统部件。
这种芯片受到世界范围内电子工程设计人员的广泛关注和普遍欢迎。
经过了十几年的发展，许多公司都开发出了多种可编程逻辑器件。
比较典型的就是Xilinx公司的FPGA器件系列和Altera公司的CPLD器件系列，它们开发较早，占用了较大的PLD市场。
通常来说，在欧洲用Xilinx的人多，在日本和亚太地区用Altera的人多，在美国则是平分秋色。
全球60%以上的FPGA/CPLD产品是由Altera和Xilinx提供的。
可以说Altera和Xilinx共同决定了PLD技术的发展方向。
当然还有许多其他类型器件，如Lattice、Vantis、Actel、Quicklogic、Lucent等。
目前，PLD工艺已经达到65纳米数量级，正向45纳米迈进。
2005年Altera公司生产可编程逻辑芯片的集成度达5亿只晶体管。
原来需要成千上万只电子元器件组成的电子设备电路，现在以单片超大规模集成电路即可实现，为SOC技术和SOPC的发展开拓了可实施的空间。
SOC称为片上系统，它是指将一个完整产品的功能集成在一个芯片上或芯片组上。
SOC中可以包括微处理器CPU、数字信号处理器DSP、存储器（ROM、RAM、Flash等）、总线和总线控制器、外围设备接口等，还可以包括数模混合电路（放大器、比较器、A/D和D/A转换器、锁相环等），甚至延拓到传感器、微机电和微光电单元。
SOC是专用集成电路系统，其设计周期长，设计成本高，SOC的设计技术难以被中小企业、研究所和大专院校采用。
为了让SOC技术得以推广，Altera公司于21世纪初推出SOPC新技术和新概念。
SOPC称为可编程片上系统，它是基于可编程逻辑器件PLD（FPGA或CPLD）可重构的SOC。
SOPC集成了硬核或软核CPU、DSP、锁相环（PLL）、存储器、I/O接口及可编程逻辑，可以灵活高效地解决SOC方案，且设计周期短、设计成本低，一般只需要一台配有SOPC开发软件的PC机和一台SOPC试验开发系统（或开发板），就可以进行SOPC的设计与开发。
目前，SOPC技术已成为备受众多中小企业研究所和大专院校青睐的设计技术。
[1]
1.2可编程逻辑器件的工艺和分类
PLD的发展离不开半导体集成电路工艺的发展，同样一种类型的PLD，因使用的半导体的工艺不同，将在性能上有很大的区别。
目前，PLD所使用的半导体集成电路工艺主要有以下几种：
（1）熔丝和类熔丝结构。
类熔丝和熔丝结构不同之处在于编程所产生的大电流可造成连接点电阻变小，形成短路：
而熔丝则相反，使连接点电阻变大，造成断路。
（2）紫外光可擦除，可编程结构，即EPROM结构。
（3）静态存储器结构。
他是电子开关来构成连接点，编程时只须对应的管子栅极加上一定的电平，即可使管子襱和和截止，从而形成短路或开路。
，因此他可以实现在线擦除或改写，方法同存储器的读写操作相似。
但是这种结构具有易失性，断电后不能保存的缺点。
因此在这种PLD旁再设置一个EPROM，上电时，将编程代码对该PLD写入，PLD便能正常工作。
可编程逻辑器件PLD是作为一种通用型器件生产，然而它们的逻辑又是用户通过对器件编程来自行设定。
它可以把一个数字系统集成在一块PLD上，而不必由芯片制造商去设计和制作专用集成芯片。
可编程逻辑器件的出现，改变了传统的数字逻辑系统的设计方法，传统的方法采用固定功能器件，通过设计电路来实现系统功能。
采用可编程逻辑器件，通过定义器件内部的逻辑输入，输出引用端，将原来由电路板设计完成的大部分工作放在芯片设计中进行。
要说明的是，设计者需要利用PLD期间开发软件和硬件。
PLD开发软件根据设计需求，可自动进行逻辑电路输入，编译，逻辑划分，优化和模拟，得到一个满足设计要求的PLD编
程数据（熔丝图文件）。
逻辑功能模拟通过之后，还需要将PLD编程数据下载到编程器，编程器可将改编程数据写入PLD器件中，使PLD器件具有设计所要求的逻辑功能。
PLD的分类不具有通用的标准和方法，从不同的角度而言，有不同的分类方式以下就是当今比较流行的几种分类方式.
1．从结构的复杂程度分类从结构的复杂程度上一般可将PLD分为简单PLD和复杂PLD（CPLD），或分为低密度PLD和高密度PLD（HDPLD）。
通常，当PLD中的等效门数超过500门时，则认为它是高密度PLD。
传统的PAL和GAL是典型的低密度PLD，其余如EPLD、FPGA和PLSI/ispLSI等则称为HDPLD或CPLD。
2．从互连结构上分类从互连结构上可将PLD分为确定型和统计型两类。
确定型PLD提供的互连结构每次用相同的互连线实现布线，所以，这类PLD的定时特性常常可以从数据手册上查阅而事先确定。
这类PLD是由PROM结构演变而来的，目前除了FPGA器件外，基本上都属于这一类结构。
统计型结构是指设计系统每次执行相同的功能，却能给出不同的布线模式，一般无法确切地预知线路的延时。
所以，设计系统必须允许设计者提出约束条件，如关键路径的延时和关联信号的延时差等。
这类器件的典型代表是FPGA系列。
3．从可编程特性上分类从可编程特性上可将PLD分为一次可编程和重复可编程两类。
一次可编程的典型产品是PROM、PAL和熔丝型FPGA，其他大多是重复可编程的。
其中，用紫外线擦除的产品的编程次数一般在几十次的量级，采用电擦除方式的产品的编程的次数稍多些，采用E2CMOS工艺的产品，擦写次数可达上千次，而采用SRAM（静态随机存取存储器）结构，则被认为可实现无限次的编程。
从可编程器件的编程元件上分类最早的PLD器件（如PAL）大多采用的是TTL工艺，但后来的PLD器件（如GAL、EPLD、FPGA及pLSI/ISP器件）都采用MOS工艺（如NMOS、CMOS、E2CMOS等）。
目前，一般有下列5种编程元件：
①熔丝型开关（一次可编程，要求大电流）；
②可编程低阻电路元件（多次可编程，要求中电压）；
③EPROM的编程元件（需要有石英窗口，紫外线擦除）；
④EEPROM的编程元件；
⑤基于SRAM的编程元件。
1.3可编程逻辑器件的发展趋势
随着数字电路技术的发展与进步，可编程逻辑器件的发展趋势主要体现在以下几点：
低密度PLD还将存在一定时期；
高密度PLD继续向更高密度，更大容量迈进；
IP内核得到进一步发展。
具体体现在：
1）PLD正在由点5V电压向低电压3.3V甚至2.5v器件演进，这样有利于降低功耗。
2）ASCI和PLD出现相互融合。
标准逻辑ASIC芯片尺寸小、功能
升级会员 