数字钟论文1电子技术综合设计 毕业设计 精品.docx

上传人:b****2 文档编号:1965174 上传时间:2022-10-25 格式:DOCX 页数:25 大小:1.04MB
下载 相关 举报
数字钟论文1电子技术综合设计 毕业设计 精品.docx_第1页
第1页 / 共25页
数字钟论文1电子技术综合设计 毕业设计 精品.docx_第2页
第2页 / 共25页
数字钟论文1电子技术综合设计 毕业设计 精品.docx_第3页
第3页 / 共25页
数字钟论文1电子技术综合设计 毕业设计 精品.docx_第4页
第4页 / 共25页
数字钟论文1电子技术综合设计 毕业设计 精品.docx_第5页
第5页 / 共25页
点击查看更多>>
下载资源
资源描述

数字钟论文1电子技术综合设计 毕业设计 精品.docx

《数字钟论文1电子技术综合设计 毕业设计 精品.docx》由会员分享,可在线阅读,更多相关《数字钟论文1电子技术综合设计 毕业设计 精品.docx(25页珍藏版)》请在冰豆网上搜索。

数字钟论文1电子技术综合设计 毕业设计 精品.docx

数字钟论文1电子技术综合设计毕业设计精品

中国矿业大学徐海学院

电子技术综合设计

 

姓名:

李昕学号:

22060669

专业:

理工提高06-2(信息工程)

题目:

简易数字钟

专题:

电子技术综合设计

指导教师:

毕文艳

设计地点:

电工电子实验室时间:

年月

电子技术综合设计任务书

学生姓名李昕专业年级理工提高06-2学号22060669

设计日期:

2008年月日至2008年月日

设计题目:

电子技术综合设计

设计专题题目:

简易数字钟

设计主要内容和要求:

1.主要内容:

①用CC4518双四位BCD同步加计数器设计60秒、60分、24小时归0

的计数电路;

②用CC4511七段译码驱动/锁存器及LG5011AH共阴数码管设计译码及显示电路(数码管需加限流电阻);

③用脉冲开关设计校准功能;

④用32768Hz晶振构成秒脉冲信号发生器,(32768Hz脉冲需经过CD4060的14级分频得到2Hz脉冲,再经过CD4040的2分频得到秒脉冲。

2.整体电路原理图

60秒(60分)及24小时------计数、译码、显示(4路)

用8K复印纸手工画

3.EWB仿真图

60秒、60分、24小时------计数、译码、显示(6路)

计算机打印

4.设计原理图

用PROTEL99设计原理图并打印。

5.设计PCB版图

用PROTEL99设计PCB板并打印。

6.功能扩展要求

设计:

①整点报时功能②12小时归1计数电路

 

指导教师签字:

摘要

在当代繁忙的工作与生活中,时间与我们每一个人都有非常密切的关系,每个人都受到时间的影响。

为了更好的利用我们自己的时间,我们必须对时间有一个度量,因此产生了钟表。

数字钟以其显示时间的直观性、走时准确性已成为人们日常生活中必不可少的必需品,广泛用于个人家庭以及车站、码头、剧院、办公室等公共场所,给人们的生活、学习、工作、娱乐带来极大的方便。

由于数字集成电路技术的发展和采用了先进的石英技术,使数字钟具有走时准确、性能稳定、携带方便等优点,它还用于计时、自动报时及自动控制等各个领域。

钟表的发展是非常迅速的,从刚开始的机械式钟表到现在普遍用到的数字式钟表,即使现在钟表千奇百怪,但是它们都有一种基本功能——计时功能,只是工作原理不同而已。

作为一种计时工具,数字钟的基本组成部分离不开计数器,在控制逻辑电路的控制下完成预定的各项功能。

关键词:

数字钟,计数,译码,显示,石英晶振,555定时器,RS触发器,数据选择器

1系统概述………………………………………………………………………………1

1.1系统设计思路……………………………………………………………………1

1.2设计方案与论证………………………………………………………………..1

1.2.1总体方案框图………………………………………………………………1

1.2.2原理示意图………………………………………………………………....1

1.2.3元件选择……………………………………………………………………1

2硬件电路设计………………………………………………………………………..3

2.1硬件电路组成框图……………………………………………………………..3

2.2各部分硬件电路设计…………………………………………………………3

2.2.1译码/显示模块电路………………………………………………………...3

2.2.2计数模块电路………………………………………………………………5

2.2.3年、月、日、星期计数电路(扩展)…………………………………………7

2.2.4校准模块电路………………………………………………………………8

2.2.5脉冲模块电路……………………………………………………………….8

2.2.6整点报时模块电路(扩展)………………………………………………10

2.2.7闹钟电路(扩展)…………………………………………………………..11

3系统调试……………………………………………………………………………...13

3.1调试步棸…………………………………………………………………………13

3.2EWB仿真过程中遇到的问题及解决办法…………………………….13

3.2.1遇到的问题………………………………………………………………...13

3.2.2现象分析及排除方法…………………………………………………...…13

3.3Protel仿真过程中遇到的问题及解决办法……………………………..13

3.3.1元件问题…………………………………………...………………………13

3.3.2封装问题…………………………………………...………………………13

4焊接……………………………………………………………………………………..14

4.1核查………………………………………………………………….…………..14

4.2焊接步骤………………………………………...………………….…………..14

4.3说明及注意事项………………………….……………………….…………..14

5结束语………………………………...............……………………………………….15

6参考资料………………………………...............……………………………………16

6.1参考文献…………………………………………………………….………….16

6.2参考网站…………………………………………………………….………….16

7附录…………………………………………………………………………………….17

7.1附录一:

设计原理图…………………………………………………………17

7.2附录二:

EWB仿真图…….……………………………………………………18

7.2.1时、分、秒设计仿真电路

7.2.2年、月、日设计仿真电路

7.2.3数字钟完整设计仿真图

7.3附录三:

Protel仿真图…………………………………………………….19

7.4附录四:

PCB设计版图……………………………………………………….20

7.5附录五:

焊接元件清单………………………………………………………21

1系统概述

1.1系统设计思路

数字钟实际上是一个对标准频率进行计数的计数电路。

由于计数的起始时间不可能与标准时间一致,故需要在电路上加一个校时电路,同时标准的1Hz时间信号必须做到准确稳定,通常使用石英晶体振荡器电路构成数字钟。

一个基本的数字钟主要由译码显示器,时、分、秒计数器,校时电路,报时电路和信号发生脉冲电路组成。

分、秒计数器均采用60进制计数,每累计60发出一个脉冲信号,该信号将被送到下一级计数器。

时计数器采用24进制计数;译码显示电路将时、分、秒计数器的输出状态经七段显示译码器译码,通过六位LED七段显示器显示出来。

1.2设计方案与论证

1.2.1总体方案框图

图1.1是根据设计要求给出的总体设计方案框图(软仿真详见附录二)。

图1.1总体设计方案框图

1.2.2原理示意图

根据总体方案框图制定出了基本原理图,详见附录一。

1.2.3元件选择

一、时、分、秒电路的元件选择:

1计数电路:

由于时、分、秒计数电路电路的计数初值都为零,所以可采用不预置初值的计数器CC4518,构成60进制或24进制计数电路,然后进行级联组成秒、分、小时计数;

2译码电路:

由于七段数码管为BCD编码,所以我们采用BCD-7段锁存译码驱动器CC4511组成译码电路;

3显示电路:

采用七段共阴极数码管,每个显示模块由两个数码管组成;

4校准电路:

由于每个机械开关具有抖动现象,所以我们采用RS基本触发器及单刀双掷开关来组成校准电路,每搬动一次开关产生一个计数脉冲,实现校时功能;

5信号发生脉冲电路:

利用CD4060和32768的晶振构成32768hz的信号发生器,然后经过CD4060的14级分频分出2Hz,再经过CD4040的2分频分出1Hz秒脉冲。

二、年、月、日电路元件的选择(扩展):

①计数/译码电路:

由于年、月、日计数电路的计数初值不为零,所以选用可预置初值的计数器74160,构成年、月、日计数电路;

②数据选择电路:

由于大、小月以及2月的天数不同,所以要对设计的不同的日计数电路进行选择输出,采用74150——16选1数据选择器。

③显示/译码电路、校准电路和信号发生脉冲电路与时、分、秒电路相同。

2硬件电路设计

2.1硬件电路组成框图

根据EWB仿真图以及各模块电路具体设计,进行了Protel仿真,详见附录三。

2.2各部分硬件电路设计

2.2.1译码/显示模块电路

译码/显示模块原理图如图2.1所示

图2.1译码/显示电路原理图

1采用共阴极数码管,数码管的a~f管脚需接限流电阻,以防电流过大烧坏数码管;

2限流电阻计算:

数码管的工作电压为UD(手册数据),工作电流为I(手册数据),译码器输出的高电平Ua~g,则限流电阻上的电压应为U-UD,电阻阻值:

R=(Ua~g-UD)/I

③CC4511:

7段锁存/译码/驱动器,管脚图,如图2.2所示:

图2.2CC4511管脚图

CC4511功能表:

显示

输入

输出

LE

BI

LT

D

C

B

A

a

b

c

d

e

f

g

0

0

1

1

0

0

0

0

1

1

1

1

1

1

0

1

0

1

1

0

0

0

1

0

1

1

0

0

0

0

2

0

1

1

0

0

1

0

1

1

0

1

1

0

1

3

0

1

1

0

0

1

1

1

1

1

1

0

1

1

4

0

1

1

0

1

0

0

0

1

1

0

0

1

1

5

0

1

1

0

1

0

1

1

0

1

1

0

1

1

6

0

1

1

0

1

1

0

0

0

1

1

1

1

1

7

0

1

1

0

1

1

1

1

1

1

0

0

0

0

8

0

1

1

1

0

0

0

1

1

1

1

1

1

1

9

0

1

1

1

0

0

1

1

1

1

0

0

1

1

消隐

0

1

1

1

0

1

0

0

0

0

0

0

0

0

1

1

1

1

消隐

0

1

0

0

0

0

0

0

0

锁存

1

1

1

锁存

灯测试

0

1

1

1

1

1

1

1

CC4511功能说明:

1灯测试功能:

LT可检查七段显示器各字段是否能正常发光。

当LT=0时,不论Q0-Q3状态如何,七段全部显示,以检查各字段的好坏;

②消隐功能:

当BI=0时,输出a-b都为低电平,各字段熄灭;

③数码显示:

当BI=1LT=1LE=0,译码器工作,当Q3Q2Q1Q0端输入8421BCD码时,译码器对应的输出端输出高电平1,数码显示相应的数字;

④锁存:

在LE从“0”转换到“1”时,输出显示由输入的BCD码决定。

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 农林牧渔 > 林学

copyright@ 2008-2022 冰豆网网站版权所有

经营许可证编号:鄂ICP备2022015515号-1