基于VHDL的数字频率计的设计与仿真毕业设计.docx

基于VHDL的数字频率计的设计与仿真毕业设计.docx

《基于VHDL的数字频率计的设计与仿真毕业设计.docx》由会员分享，可在线阅读，更多相关《基于VHDL的数字频率计的设计与仿真毕业设计.docx（35页珍藏版）》请在冰豆网上搜索。

基于VHDL的数字频率计的设计与仿真毕业设计

基于VHDL的数字频率计的设计与仿真

1引言

1.1设计背景

随着计算机技术和半导体技术的发展，传统的硬件电路电路设计方法已大大落后于当今技术的发展，一种崭新的、采用硬件描述语言的硬件电路设计方法已经兴起，这是电子设计自动化（EDA）领域的一次重大变革。

目前，广泛使用的硬件描述语言

VHDL（VerySpeedIntegratedCircuitHardwareDescriptionLanguage）和VerilogHDL；它们先后被批准为国际标准语言。

据统计，目前在美国硅谷约有90%以上的ASIC和FPGA采用硬件描述语言进行设计，VHDL的应用已成为当今以及未来EDA解决方案的核心，而且是复杂数字系统设计的核心。

数字频率计[1]是电子测量与仪表技术最基础的电子仪表类别之一，它是一种用十进制数字显示被测信号频率、周期、占空比的数字测量仪器，是在数字电路中的一个典型应用；实际的硬件设计的多功能数字频率计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差，随着复杂可编程逻辑器件（CPLD）的广泛应用，以EDA工具作为开发手段，运用VHDL语言，将使整大大简化，提高整体个系统的性能和可靠性；它是计算机、通信设备、音频视频等科研生产领域不可缺少的测量仪器。

采用VHDL编程设计实习的多功能数字频率计，具有体积小，可靠性高，功耗低的特点；整个系统非常精简，且具有灵活的现场可更改性。

数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器，而且它是数字电压必不可少的部件。

当今数字频率计不仅是作为电压表，计算机，天线电广播通讯设备，工艺过程自动化装置、多种仪表仪器与家庭电器等许多电子产品中的数据信息输出显示器反映到人们眼帘。

集成数字频率计由于所用元件少、投资少、体积小、功耗低，且可靠性高、功能强、易于设计和研发，使得它具有技术上的实用性和应用的广泛性。

不论从我们用的彩色电视机、电冰箱、DVD还有我们现在家庭常用到的数字电压表数字万用表等等都包含有频率计。

现在频率计已是向数字智能方向发展，即可以很精确的读数也精巧易于控制。

数字频率计已是现在频率计发展的方向，它不仅可以很方便的读数。

而且还可以使频率的测量范围和测量准确度上都比较先进.而且频率计的使用已设计到很多的方面，数字卫星，数字通讯等高科技的领域都有应用，今天数字频率计的发展已经不仅仅是一个小电子产品的发展也是整个民族乃至整个国家的发展，所以频率计的发展是一个整体的趋势。

1.2国内外发展现状及研究概况

当今社会，随着科技的进步，电子技术得到了飞速的发展与应用，数字系统的设计也有了很大的进步，如今运行速度快、在功能更加强大的基础上更加便于使用携带成了发展的方向。

60年代以来，在半导体器件和计算机技术发展的基础上，结合电测技术创造出了完全新的数字式仪表。

它在测试方法、原理、仪器结构和操作方法上完全与前面所讲的模式式仪表不同，在质的方面也有很大的飞跃，70年代以来，把微型计算机的功能引入数字仪表，产生了新型智能化仪表，它具有程序控制、信息储存数据处理和自动检修功能，使数字仪表向高准确度、多功能、高可靠性和低价格方面大大迈进了一步。

近代的数字频率计就其功能而言，早已超出了早期只能测量频率的范畴，而具有测量周期、频率比、脉冲时间、累加计数等用途，并能输出标准频率、时标脉冲、闸门时间脉冲及编码信号等，成为一机多能、测频范围宽、测量精度高、测量速度快、自动化程度高、直接数字显示、操作简便的常用电子仪器，它在教学、科研、生产、国防中得到广泛使用。

现如今到处可见到处理离散信息的数字电路。

数字电路制造工业的进步，使得系统设计人员能在更小的空间内实现更多的功能，从而提高系统可靠性和速度。

而数字频率计也有了广泛的发展，从早期主要是扩展测量范围，提高测量精度、稳定度等，到如今除通常通用频率计所具有的功能外，还要有数据处理功能，统计分析功能，时域分析功能等等，或者包含电压测量等其他功能。

目前应用现代技术可以轻松地将频率计的测频上限扩展到微波频段。

1.3常用数字频率计的测量方法

全同步频率测量法：

在给出参考闸门信号后，通过一个脉冲同步检测器检测被测信号脉冲沿和标准时钟信号脉冲沿的同步信息，当它们同步就开始计时；参考闸门关闭后，亦检测被测信号脉冲沿和标准时钟信号脉冲沿的同步信息，当它们同步则停止计时。

对于任意的标准时钟和被测信号，要找到两者脉冲完全同步的时刻来开启、关闭闸门是不现实的，但有可能找在实现脉冲同步检测电路时，也存在一个脉冲同步检测的误差范围。

若以这个脉冲同步检测电路检测到脉冲同步的时刻作为开关信号，可以使得实际闸门的开关发生在标准时钟和被测信号都足够接近的时刻，从而达到计算值量化误差的最小化。

M/T法：

是目前使用比较广泛的一种频率测量方法。

其核心思想是通过闸门信号与被信号同步，将闸门时间T控制为被测信号周期的整数倍。

M/T法通过提高标准时钟频率或加大门闸门时间来提高频率测量精度，而全同步频率测量法可以使用较低标准时钟频率、较短闸门时间来获得较好的频率测量精度。

本文提出的全同步频率测量方法可以在较低的标准时钟频率、较短的闸门时间条件下显著提高频率测量的精度，适用于各种频率测量场合。

被除数与除数的倒数相乘法：

即将除数作为寄存器的地址，其倒数的小数部分作为寄存器的内容，通过一次寄存器寻址来计算除数的倒数。

这种方法在一个时钟周期内即可完成一个完整的除法运算，虽然速度较高，但对于多字节除法运算，不仅程序复杂，而且占用资源较多。

根据频率计的实际情况，本设计采用串行除法运算，利用多个时钟周期完成一个完整的除法运算，从而兼顾了频率计对速度和资源两方面的要求。

高速串行BCD码除法：

是建立在BCD码减法运算基础上的循环运算。

用被除数减除数得到部分余数的BCD码，如果够减，则使商加1；否则，余数和商同时左移四位，并记录移位的次数m，根据对有效位数的不同要求，可以m进行赋值，如果要求保留8位有效数字，则m=8。

在这种循环除法运算中，减少循环的次数是提高运算速度比较有效的方法。

在一般循环式除法运算中，是从低位开始进行循环相减，循环次数等于商。

采用VHDL语言设计一个复杂的电路系统，运用自顶向下的设计思想，将系统按功能逐层分割的层次化设计方法进行设计。

在顶层对内部各功能块的连接关系和对外的接口关系进行了描述，而功能块的逻辑功能和具体实现形式则由下一层模块来描述。

根据频率计的系统原理框图，运用自顶向下的设计思想，设计的系统顶层电路图。

各功能模块采用VHDL语言来描述。

在计数模块中，通过译码完成的信号和标准信号计数器的溢出信号对门控信号进行控制。

可以根据不同的情况选择门控信号的时间范围，使设计具有一定的灵活性。

2VHDL简述和QuartusII概述

2.1VHDL的发展

VHDL诞生于1982年。

在1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言，自IEEE公布了VHDL的标准版本，IEEE-1076（简称87版）之后，各EDA公司相继推出了自己的VHDL在电子设计领域得到了广泛的接受，并逐步取代了原有的非标准的硬件描述语言。

而VerilogHDL是由GDA（GatewayDesignAutomation）公司的PhilMoorby在1983年末首创的，最初只设计了一个仿真与验证工具，之后又陆续开发了相关的故障模拟与时序分析工具，1985年Moorby推出它的第三个商用仿真器VerilogXL，获得了巨大的成功，从而使得VerilogHDL迅速得到推广应用。

1989年CADENCE公司收购了GDA公司公开发表了VerilogHDL，并成立LV1组织以促进VerilogHDL成为IEEE标准，即IEEEStandard1364-1995.

VHDL的英文全名是VHSIC（VeryHighSpeedInteratedCircuit）HardareDescriptionLanguage,支持各种模式的设计方法：

自顶向下与自底向上或混合方法，在面对当今许多电子产品生命周期的缩短，需要多次重新设计以其融入最新技术、改变工艺等方面，VHDL具有良好的适应性。

用VHDL设计的最大优点是设计者可以专心致力于其功能的实现，而不需要对不影响功能的与工艺有关的因素花费过多的时间和精力。

2.2VHDL的特点

VHDL语言主要用于描述数字系统的结构，行为，功能和接口。

VHDL的程序结构特点是将一项工程设计，或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可是部分，及端口）和内部（或称不可视部分），既涉及实体的内部功能和算法完成部分。

在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。

这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。

VHDL程序组成部分由实体、构造体、配置、包集合、库5个部分组成。

各组成部分的作用是:

（1）实体:

用于描述所设计的系统的外部接口信号。

（2）构造体:

用于描述系统内部结构和行为。

（3）配置:

用于从库中选取不同单元（器件）来组成系统设计的不同版本。

（4）包集合:

存放各设计模块都能共享的数据类型,常数和子程序等。

（5）库:

可由系统工程师生成或由ASIC芯片商提供，以便在设计中共享。

VHDL语言能够成为标准化的硬件描述语言并获得广泛应用，它自身必然具有很多其他硬件描述语言所不具备的优点。

所以VHDL具有如下系统优势:

（1）与其他的硬件描述语言相比，VHDL具有更强的行为描述能力，从而决定了他成为系统设计领域最佳的硬件描述语言。

强大的行为描述能力是避开具体的器件结构，从逻辑行为上描述和设计大规模电子系统的重要保证。

（2）VHDL丰富的仿真语句和库函数，使得在任何大系统的设计早期就能查验设计系统的功能可行性,随时可对设计进行仿真模拟。

（3）VHDL语句的行为描述能力和程序结构决定了他具有支持大规模设计的分解和已有设计的再利用功能。

符合市场需求的大规模系统高效，高速的完成必须有多人甚至多个代发组共同并行工作才能实现。

（4）对于用VHDL完成的一个确定的设计，可以利用EDA工具进行逻辑综合和优化,并自动的把VHDL描述设计转变成门级网表。

（5）VHDL对设计的描述具有相对独立性，设计者可以不懂硬件的结构，也不必管理最终设计实现的目标器件是什么，而进行独立的设计。

（6）VHDL语言支持自上而下（TopDown）和基于库（LibraryBase）的设计方法，还支持同步电路、异步电路，FPGA以及其他随机电路的设计；

（7）VHDL语言具有多层次描述系统硬件功能的能力可以从系统的数字模型直到门级电路，其高层次的行为描述可以与低层次的RTL描述和结构描述混合使用，还可以自定义数据，给编程人员带来较大的自由和方便；

（8）VHDL具有电路仿真与验证功能，可以保证设计的正确性，用户甚至不必编写如何测试向量便可以进行源代码级的调试，而且设计者可以非常方便地比较各种方案之间的可行性及其优劣，不需要任何实际的电路实验；

（9）VHDL语言可以与工艺无关编程；

（10）VHDL语言标准、规范，易于共享和复用。

2.3VHDL语言结构

图2.1VHDL程序结构框图

图2.1中是VHDL的全部结构，但实际上并不需要全部结构，就像在许多设计项中大部分工程师只用到VHDL其中的30%的语法；通常图2.2结构才是基本和必须的。

USE定义区

ENTITY定义区

ARCHITETURE定义区

图2.2VHDL程序基本结构

2.4集成开发软件QuartusII

QuartusII是Altera公司推出的新一代开发软件，适合于大规模逻辑电路设计，其设计流概括为设计输入、设计编译、设计仿真和设计下载过程。

QuartusII支持多种编辑输入法，包括