开发系统指导书文档格式.docx

开发系统指导书文档格式.docx

《开发系统指导书文档格式.docx》由会员分享，可在线阅读，更多相关《开发系统指导书文档格式.docx（14页珍藏版）》请在冰豆网上搜索。

外围扩展口，为了便于开发，本实验箱还预留一个40PIN的扩展槽，用以与外围电路的联接。

下载板采用CPLD/FPGA芯片，具有芯片集成度高、内部资源丰富、用户可用引脚多等显著优点，不易出现芯片内部资源尚有空余而芯片引脚已用完的情况。

CPLD/FPGA下载板上包含断电芯片功能保持功能，并带有COM1、COM2、COM3、COM4四个50脚的插针，使下载板易于与主板连接起来。

下载板上也可作为应用板使用。

本实验装置在PC机上还配有一个专用下载程序（CPLDDN4），供用户下载程序。

当串行通信电缆分别与下载板和PC机相连后，通过此界面可以实现在MAX+PLUS下编写的电路（如图形、波形、AHDL语言、VHDL语言编写的电路）进行下载、写EEPROM和读EEPROM。

具有VGA接口、USB接口、PS/2接口、语音接口。

实验箱配有128×

64字符型液晶屏一块。

（二）、硬件结构及原理图

本实验箱由实验板和下载板两部分组成。

下载板可以和主板配合完成数字电路及CPLD/FPGA的各种开发和实验,也可以单独做实际应用的应用板。

且具有模拟可编程下载板、VGA/PS2接口板、USB接口板、点阵显示板。

1．时钟源

图1-2050MHz信号源

本实验箱CPLD/FPGA芯片由50MHz晶振提供振荡频率，接至P183管脚。

为了方便操作，还为系统提供了约1Hz—1MHz连续可调的时钟信号，接至CPLD/FPGA的P78脚，通过调节短路夹J1和J2来改变其输出频率值。

22.1184MHz的时钟信号接于CPLD/FPGA的80脚（P80）。

图1-21可调信号源

2．输入开关

本实验箱中有１６个数据开关（SW1——SW16），4个脉冲开关（KP1——KP4）。

在通常状态下数据开关和脉冲开关为低电平。

数据开关和脉冲开关可配合使用，也可单独使用。

若二者配合使用，在数据开关为低电平时，按下脉冲开关则产生一个高电平脉冲；

在数据开关为高电平时，按下脉冲开关则产生一个低电平脉冲。

其中１６个数据开关与CPLD/FPGA的管脚的连接情况依次为:

SW1-P103，SW2-P104，SW3-P111，SW4-P112，SW5-P113，SW6-P1114，SW7-P115，SW8-P116，SW9-P119，SW10-P120，SW11-P121，SW12-P122，SW13-P125，SW14-P126，SW15-P127，SW16-P128。

同时与数据开关和CPLD/FPGA相应引脚相连的还有16个LED发光二极管，可以作为输出使用。

在作为输出时，不论数据开关和脉冲开关为高电平还是低电平，均不影响其状态。

图1-22脉冲开关

脉冲开关（KP1——KP4）与CPLD/FPGA的管脚的连接情况依次为P103,P104,P111,P112与数据开关SW1—SW4复用CPLD/FPGA管脚。

脉冲开关经RS触发器去抖动之后，便可实现在数据开关为高电平时产生一个负脉冲，在数据开关为低电平时产生一个正脉冲。

此电路适合作计数器，暂存器的脉冲输入。

3．数码管显示

本实验箱有１0个数码管（SEG1——SEG10），采用共阴极８段LED显示。

其中SEG1——SEG2采用静态显示方式，SEG3——SEG10采用动态扫描显示方式。

数码管SEG1——SEG10与CPLD/FPGA的对应管脚接法为：

图1-24数码管显示原理图

SEG1（a,b,c,d,e,f,g,p）——P161（D4）,P162（D5）,P163,P164（D6）,P166（D7）,P167,P168,P169。

SEG2（a,b,c,d,e,f,g,p）——P170,P172,P173,P174,P175,P176,P177,P179。

其中P169、P179分别接到两个数码管的小数点上。

其中SEG1、SEG2的８段输入端分别与８个LED发光二极管相连且同时显示。

LED发光二极管在实验箱上的标志为D17—D32分别对应P161（D4）,P162（D5）,P163,P164（D6）,P166（D7）,P167,P168,P169,P170,P172,P173,P174,P175,P176,P177,P179。

图1-25串行扫描数码管原理图

图1-26串行扫描数码管74138片选原理图

SEG3——SEG10的共阴公共端G经74138译码并反相后分别与CPLD/FPGA的对应管脚相连，74138的A、B、C三个输入端分别接到CPLD/FPGA的P108、P186、P187管脚，由其控制各位分时选通，动态扫描。

SEG3——SEG10（a,b,c,d,e,f,g,p）的各段与CPLD/FPGA引脚的对应关系为：

P189、P190、P191、P192、P193、P195、P196、P197。

如图1-26所示。

4．A／D转换

本实验箱A／D转换采用双A/D转换，有8位A／D转换器ADC0809与12位A／D转换器MAX196。

对于ADC0809只使用了一路模拟量输入IN-1，其余７个模拟量输入端均接到扩展槽COM5。

用户可最多实现7路模拟量分时输入。

ADD-A,ADD-B,ADD-C为可选择地址，分别接到CPLD/FPGA的对应管脚P36,P37,P38

START（启动信号）与ALE（地址锁存信号）均接到CPLD/FPGA的对应管脚P19。

时钟CLOCK端接到CPLD/FPGA的对应管脚P40。

EOC（转换结束信号）接到CPLD/FPGA的对应管脚P39,Enable接对应的管脚P17。

8位数字量输出端由低（lsb2－8）到高（msb2－1）分别接到CPLD/FPGA的对应管脚P24，P25，P26，P27

P28，P29，P30，P31。

对于MAX196，其VDD接外电源VCC（+5V），WR写端接P25，RD读端接P24，INT端接P19，6路输入与ADC0809复用，12位输出（D0—D12）分别接P26,P27,P28,P29,P30,P31,P36,P37,P38,P39,P40,P41。

用户可以随意的使用任意一种。

图1-27A/D转换器0809

图1-28A/D转换器MAX196

5．D／A转换

实验箱D／A转换器DAC0800，参考电压为VCC（＋5V），数字量由CPLD/FPGA输入到DAC0800的DI0-DI7，与CPLD/FPGA管脚的对应关系为：

P132－DI0，P133－DI1，P134－DI2，P135－DI3，P136－DI4，P139－DI5，P140－DI6，P141－PDI7，P16—CS。

模拟量输出经J3（COM2）输出。

图1-29D/A1转换器DAC0800

图1-30D/A2转换器DAC0800

6．单片机扩展槽及外扩槽

在主板上留有一个模拟单片机扩展槽，用于CPLD/FPGA模拟单片机之用，其与CPLD/FPGA的接口分别为，P0.0—P0.7（39—32），对应于P44，P45，P46，P47，P53，P54，P55，P56；

P1.0—P1.7（1—8），对应于P57，P58，P60，P61，P62，P63，P64，P65；

P2.0—P2.7（21—28），对应于P75，P74，P73，P71，P70，P69，P68，P67；

P3.0—P3.7（10—17），对应于P83，P85，P86，P87，P88，P89，P90，P92；

PSEN脚对应于P194，ALE脚对应于P79；

RST脚对应于P18。

7．RS232接口

TXD（PC）接到RXD（CPLD/FPGA）的P182；

RXD（PC）接到TXD（CPLD/FPGA）的P93。

8．RS485接口

RS485的DI、RD分别接CPLD/FPGA的P167、P169管脚，DE、RE并联后与CPLD/FPGA的P168相连。

图1-31MAX487原理图

9．键盘

4X4键盘的接口电路如图1-32所示：

CPLD/FPGA的P120、P121、P122、P125管脚作为扫描码输出，分别接到键盘的输入端，键盘的查询输出接到CPLD/FPGA的P126、P127、P128、P131四个管脚上。

图1-32键盘接口示意图

10．扩展接口

图1-33单片机接口图

（一）

40PIN的扩展槽COM6：

为了外扩使用，在主板上设置有一个40PIN的扩展槽COM6，该扩展槽与标准的51单片机仿真机接口兼容,其接口定义如下：

1-PO57、2-VCC、3-PO58、4-PO44、5-PO60、6-PO45、7-PO61、8-PO46、9-PO62、10-PO47、11-PO63、12-PO53、13-PO64、14-PO54、15-PO65、16-PO55、17-P18、18-PO56、19-PO83、20-VCC、21-PO85、22-P79、23-PO86、24-PO93、25-PO87、26-PO67、27-PO88、28-PO68、29-PO89、30-PO69、31-PO90、32-PO70、33-PO92、34-PO71、35-XTAL2、36-PO73、37-XTAL1、38-PO74、39-GND、40-PO75。

其中POXX表示CPLD/FPGA的管脚经过电阻后与扩展口相连。

图1-34单片机接口图

（二）

PS2接口：

图1-35PS2接口图

26PIN的扩展槽COM5：

其与CPLD/FPGA对应的管脚在主板上已标明，此扩展槽可供用户根据自己的需要使用，。

图1-3626PIN_COM5接口图

图1-3726PIN_COM5接口匹配电阻

功放部分电路：

图1-38功放电路示意图

音频前项通道部分电路：

图1-39电压处理

图1-40双声道及话筒前置处理电路