类比电路设计03利用负归返改善电路特性Word下载.docx
《类比电路设计03利用负归返改善电路特性Word下载.docx》由会员分享，可在线阅读，更多相关《类比电路设计03利用负归返改善电路特性Word下载.docx（25页珍藏版）》请在冰豆网上搜索。
圖2openloopgain為有限時的closedloopgain
假設圖2的A為有限值，非反轉增幅電路與反轉增幅電路的closedloopgain為G，理想OP增幅器的closedloopgain為時，如此一來下式便可成立:
上述是A＝∞時增幅電路的closedloopgain，所以非反轉增幅電路的Gideal=1/β，非反轉增幅電路的Gideal=1-1/β。
根據式
（1）可知若阻抗值正確無誤時，Gain誤差就會變成loopgainAβ的逆數。
不過問題是「阻抗值正確無誤」並非定量度衡單位，因此接著要以G=40dB（100倍）為例，試算增幅電路的Gain誤差值。
由於實際上OP增幅器的openloopgain為100dB左右，所以loopgain可維持60dB（100倍），也就是說Gain誤差值事實上只有0.1%左右，由於該誤差值比金屬膜電阻的誤差小，因此施加負歸返的增幅電路的Gain誤差，幾乎完全取決於電阻的精度，這意味著只要使用高精度的電阻，理論上就可以有效控制Gain的誤差值，然而價格與交期往往成為高精度電阻使用與否的重點。
一般而言電阻的穩定值大約是在100Ω～1MΩ之間，電阻值若低於100Ω就不可忽略印刷電路板的pattern與leadwire的阻抗，以及連接器（connector）的接觸阻抗對電路的影響，由於實際上要取得高精度的電阻並不容易，加上為防止電路受到印刷電路板絕緣阻抗的影響，因此封裝技術反而成為最有效的手段。
雖然大部分的OP增幅器都保證openloopgain的最低值，不過卻未標示分佈值，有鑑於此此處使用圖3所示的NJM2904增幅器，製作A為一定值（11倍）的等價OP增幅器，這種電路又稱為差動增幅電路。
為了測試非反轉增幅電路與反轉增幅電路的變化情況，所以將負歸返施加於等價OP增幅器內，同時設定β為1/2，此時的gainloopAβ為5.5。
雖然OP增幅器為NJM2904，不過其它OP增幅器若未作位相補償，就無法發振進行測試。
等價OP增幅器的openloopgain計算值可利用下式求得:
A=1+R3/R4=1+100×
103/10×
103=11------------------
（2）
圖3（c）為實測結果，由圖可知實測值與計算值兩者幾乎一致；
照片1是輸出入的波形，由照片1可知不論是反轉輸入或是非反轉輸入只要加入信號，openloopgain都會變成11倍。
接著將負歸返施加於等價OP增幅器測試它的變化，圖4是測試電路圖。
由於closedloopgain是用下式表示:
因此closedloopgainGNI可用下式求得:
式中的0.846是有限loopgain構成的係數；
式中的2是理想OP增幅器的gain。
反轉增幅器的closedloopgainGI則用下式求得:
式中的－1是理想OP增幅器的gain。
如圖4所示實測的closedloopgain與計算值兩者幾乎一致；
照片1是圖4測試用電路的輸出入波形。
由照片2（b）可知反轉增幅電路的反轉輸入端子的波形，由於openloopgain很低而且歸返量很少，所以無法變成虛擬短路（virtualshort）狀態，只能觀測輸出電壓的1/A亦即V0/11的波形，而在反轉輸入端子卻可以觀測到偏斜與逆位相的spike狀波形。
如上所述雖然歸返量很小，不過歸返量幾乎要將closeover偏斜抵銷掉。
由於反轉輸入端子是輸入端子與歸返信號作加算的部位，因此反轉輸入端子又稱為總結點（summingpoint）。
在OP增幅器出現之前，歸返增幅電路的loopgain非常小，而電壓則大到幾乎可以觀測summingpoint的程度（level），也就是說透過電壓波形理論上可以清楚窺探增幅器內部的變化狀況。
圖3測試用openloopgain11倍的等價op增幅電路
（a）非反轉輸入增幅器
（b）反轉輸入
照片1等價op增幅電路的輸出入波形（上:
5V/div;
下:
1V/div,0.2ms/div）
圖4使用等價op增幅器進行負歸返電路的closeloopgain測試
照片2測試電路的輸出入波形（0.2ms/div）
假設圖2（a）的R1=∞，R2=0，如此一來圖2就變成gain1非反轉增幅電路，由於該電路經常被當作緩衝器使用，所以又稱為voltagefollower或是unitegainbuffer。
所謂unite是指1而言，unitegain則表示gain為1倍，此外β＝1所以loopgain很大，而它的值就是A。
由於圖2的電路未使用可決定gain的電阻，所以輸出電壓的精度非常高。
值得一提的是雖然輸入阻抗（impedance）很高，但並未賦予前段電路具備負載效應；
相較之下輸出阻抗幾乎是0，因此未受到後段電路的輸出阻抗的影響。
如圖5（a）所示反轉增幅電路的closeloopgain受到信號源阻抗RS的影響，所以相較於圖中的，最多只能規範gain值，然而實際上卻經常希望能增加至預期值，因此如圖5（b）所示插入高輸入阻抗的voltagefollower，試圖藉此避免close
loopgain受到信號源阻抗RS的影響。
圖5增設緩衝器迴避信號源阻抗影響的反轉增幅電路
（b）.可降低噪訊與strain
如圖6（a）所示一旦注入噪訊VN，輸出噪訊VN0就可用下式表示:
VN0=VN/1+Aβ-------------------（5）
亦即變成歸返量的1。
假設非反轉增幅的gain為GNI，輸入換算噪訊VNI就可利用下式求得:
VNI=VN0/GNI--------------------（6）
VN0=GNI×
VNI--------------------（7）
乍看之下上式很容易被誤解為「只要利用負歸返降低gain，就可以改善輸出噪訊，而OP增幅器的噪訊特性則似乎未獲得改善」，然而事實上offset電壓也是屬於直流噪訊，因此輸入換算值並無法用負歸返改善，也就是說上述方法並不能改善輸入換算噪訊VNI，而strain與噪訊（noise）則隨著式（5）降至歸返量的1。
一般而言strain只會發生於振幅較大部位，而且輸出振幅越大，strain亦隨著增加。
雖然OP增幅器的strain是發生於內部電路的輸出段而不是輸入段，不過噪訊卻發生於輸入段，因此輸入換算strain對電路的動作毫無意義，只能視為歸返量分的1。
測試時若將無歸返與負歸返時的輸出電壓振幅作成相同值，並將內部的strain也作成相同狀況時，便可產生負歸返效應。
如圖3所示若將VNα=0.5V的噪訊源注入等價OP增幅器內，並將此應用在無歸返電路，輸出噪訊level就會變成5V，如果再施加歸返，輸出噪訊level就可降至0.77V（如圖6所示的計算）範圍內。
（c）.可降低輸出阻抗
事實上Z0可利用圖7的變化式求得。
V0=V0α（RL/Z0+RL）------------------------（9）
此處假設R0
R1，同時忽略R0
R2的影響，如此一來圖7（b）的Z0會變成下示的歸返量，這種特性對負歸返增幅電路而言乃是正常現象，而OP增幅器主要目的就是「即使有負載變動或是輸出阻抗變動，也能抑制輸出電壓產生變化」。
Z0=R0/1+Aβ------------------------------（10）
圖7利用負歸返降低輸出阻抗的方法
由於圖7的電路使用圖4所示的等價OP增幅器，因此若施加理論上輸出阻抗應該可降低154Ω範圍內，它的計算式如下所示:
雖然計算值與圖7（c）的實測值非常接近，不過實際上多少還是受到R1與R2的影響，因此出現一點誤差。
此外本實驗為簡化量測細節，所以使用DMM（DigitalMultiMeter）與LCRMeter（@1kHz）。
值得一提的是DMM與LCRMeter兩者的測試值差異，除了Meter本身的特性誤差之外，還包含被測電路的offset電壓與電流的影響，其中又以可量測直流的DMM，很容易受到offset電壓與電流的影響，造成誤差值變得非常大。
（d）.可增加輸入阻抗
如圖8所示雖然插入輸入阻抗RI，β也會受到影響，不過通常RIR1，所以可忽略RI對β的影響，該特性同時適用於負歸返增幅電路，也就是說降低兩輸出之間的電位差與流入兩輸出阻抗的電流，OP增幅器才能正常動作。
由此可知降低兩輸出之間的阻抗，對OP增幅器而言乃是非常重要的項目。
圖8利用負歸返增加非反轉增幅電路輸入阻抗的方法
‧非反轉增幅電路的場合
由圖8可知輸入阻抗可用下式求得:
ZI=RI（1+Aβ）---------------------------------（12）
亦即輸入阻抗ZI幾乎是RI的一倍歸返量。
‧反轉增幅電路的場合
由圖8可知輸入阻抗ZI可用下式求得:
由於輸入阻抗ZI與RI兩者完全相等，因此即使無RI上式依舊能成立。
若要探討RI的影響，計算上必需使用圖9的公式，不過由於ZI與RI兩者完全相等，因此實際上對電路毫無助益。
利用實驗探索負歸返效應
首先利用DMM與LCRMeter（@1kHz）量測輸入阻抗。
如圖8（a）所示，將RI=10kΩ插入非反轉增幅電路內，再用下式計算ZI:
ZI=10×
103×
（1+5.5）=65KΩ------------------------------------（14）
接著再與實測值比較，進而獲得圖8（b）的結果，由圖可知計算值與實測值兩者之間約有10%左右的誤差，主要原因是RI與R1兩者相同，RI
R1的關係無法成立所致。
由圖9（a）所示，將RI=10kΩ插入反轉增幅電路內，再用下式計算ZI:
接著再與與實測值比較，獲得圖9（b）的結果，由圖可知計算值與實測值兩者之間雖然有10%左右的誤差，不過兩者卻非常接近。
實測值之中的10kΩ取決於R1，0.8kΩ則取決於R1與R2，由於RI＝R1，因此計算值與實測值兩者變得非常接近，這種現象主要是測試器所造成，因為測試器可視為定電流源，含有信號源阻抗的實效性R1因而變成無限大，相較之下β則取決於R2與RI（＝R1）。
值得注意的是此電路的輸入阻抗的loopgain即使再小，最後仍然會與R1相同。
圖9利用負歸返增加反轉增幅電路輸出阻抗的方法
無法用負歸返改善輸出OffSet電壓時的對策
若將兩個輸入端子與ground連接，如果是理想OP增幅器，它的輸出會變成0V。
然而實際OP增幅器不但不會變成0V，而且還會輸出直流電壓，該直流電壓稱為輸出offset電壓。
發生offset電壓主要原因是內部元件，尤其是輸入段的兩個電晶體特性彼此不匹配（unbalance）所造成。
由於offset電壓可視為直流噪訊，因此量測噪訊時若使用noisegain就非常的方便，所謂noisegain事實上它是將增幅電路當作非反增幅電路考慮時所產生的closedloopgain。
不論是反增幅電路或是非反增幅電路，都會在輸出段會輸出OP增幅器產生的輸入換算噪訊GNI倍電壓。
而GNI則是將增幅電路當作非反增幅電路考慮時產生的closedloopgain，因此如若將noisegain也列入考慮，就可以針對增幅電路與非反增幅電路進行offset電壓的影響評估。
輸入換算offset電壓VIO與輸入偏壓（bias）電流IIB，兩者與輸出offset電壓有直接關係，由圖10的OP增幅器電路可知，輸入偏壓（bias）電流IIB與輸入換算offset電壓VIO不但無法用負歸返改善，而且還會在輸出段VIO輸出Gnoise倍的直流電壓，它的特性可用下式表示:
VOS=Gnoise（VIO+IIBRB）-------------------------（17）
Gnoise:
noisegain。
VIO:
輸入換算OffSet電壓。
IIB:
輸入偏壓電流。
圖10將輸入換算offset電壓與輸入偏壓電流列入考慮的OP增幅器等假電路
（a）.有關降低輸入換算offset電壓的方法
消除輸入換算offset電壓的影響，具體方法如下所示:
1.施加與輸入offset電壓極性相逆的直流電壓。
2.使用附有offset調整端子的OP增幅IC，進行歸零調整。
3.使用具備輸入offset電壓特性的高精度OP增幅IC。
＊有關上述第1.項的方法作以下的說明:
如圖11（a）所示反轉增幅的場合，必需對反轉輸入施加高阻抗，因此如圖11（b）所示，將高阻抗施加於非反轉輸入端子，值得一提的是圖中的電容C1具有降低注入噪訊與阻抗噪訊兩種功能。
如果是圖11（a）非反轉增幅電路的場合，就需將直流電壓注入歸返電路端，同時還需注意直流電壓對gain所造成其它影響。
此外如果注入的直流電壓產生變動時，由於該變動會影響輸出，因此必需準備高精度offset調整用基準電壓，防止電壓產生變動。
常用的基準電壓用IC只要具備30ppm/0C的穩定度即可，因此類似新日本無線的NJM431之類的IC都可列入選用範疇。
有關阻抗值的設定要領基共有兩項，分別是阻抗值比的設定必需可使gain的誤差低於0.1%以下，以及調整範圍必需是offset規格最大值的3倍左右。
有關可變阻抗的選用，如果是泛用OP增幅器的場合，可使用旋轉式可變阻抗；
高精度OP增幅器的場合則可考慮多段旋轉式TrimmerPotentiometer。
電阻的材質可選用CermetType，盡量避免使用CarbonType，接著再依據圖11所示的方法，就可利用輸入偏壓電流IIB與輸入offset電流IIO調整offset電壓。
圖11消除反轉增幅電路offset電壓的方法
圖12消除非反轉增幅電路offset電壓的方法
＊有關上述第2.項的方法作以下的說明:
由於voltagefollower的場合因為無注入處，所以需改用附有offset調整端子的OP增幅IC，典型的OP增幅IC有TI的μA741與國際半導體的LM741、LF356、LF411等等。
需注意的是利用有offset調整端子調整輸入偏壓電流IIB，或是用輸入offset電流IIO調整輸出offset電壓，經常會發生其它問題。
＊有關上述第3.項的方法作以下的說明:
雖然市面上有許多高精度OP增幅IC，不過價格都非常昂貴，只有新日本無線的NJMOP-07價格比較低，表1是NJMOP-07OP增幅IC的主要電氣特性；
圖13是NJMOP-07的offset調整電路圖，根據經驗顯示窄小的可變範圍，反而比較容易調整。
表1NJMOP-07OP增幅IC的主要電氣特性
圖13高精度NJMOP-07OP增幅IC的offset調整方法
（b）.降低輸入偏壓電流影響的方法
‧整合與反轉、非反轉端子連接的阻抗值
如果連接反轉端子的阻抗RB+與反轉端子的阻抗RB-相同時，就可利用輸入偏壓電流降低offset電壓，亦即圖14若追加RB=（R1//R2），輸入換算offset電壓VIIO就可利用下式求得:
VIIO=VIO×
RB---------------------------------（18）
IIO:
offset電流。
接著在上述狀態下將RB短路（short），VIIO就可用下式求得:
VIIO=IIBR1//R2=IIBRB------------------------（19）
通常規格表（datasheet）都會規定輸入偏壓電流IIB與輸入offset電流，由於IIO
IIB因此只要追加RB，就可降低輸入偏壓電流的影響。
此外FET輸入OP增幅器的IIB非常小，因此對輸入偏壓電流而言幾乎可以不用顧慮IIB，若是經常曝露在高溫環境的場合，就必需選用適當的FET輸入OP增幅器。
表2是RB與IIB利用IIO求得的輸入換算offset電壓的互動關係，假設RB=（R1//R2）為10kΩ，如此一來下式就可成立，甚至可以忽視輸入offset電流的影響。
VIO
VIIO------------------------------------（20）
如果FET輸入OP增幅器為NJM072B，且RB=（R1//R2）低於10MΩ時，就不需將RB設於非反轉輸入。
雖然理論計算時會採取標準值與最大值，不過實際量產設計大多採用最大值，因此標準值就不再是設計檢討的對象。
圖14輸入偏壓電流與輸入offset電流的電路圖
（a）輸入偏壓電流與輸入offset電流一覽表
（b）利用不同的RB獲得的輸出換算offset電壓
表2利用輸入偏壓電流與輸入offset電流獲得的輸出offset電壓
圖15～圖17是型錄上記載的實驗用OP增幅器的輸入offset電壓，與輸入偏壓電流溫度特性的部分摘要，根據資料顯示NJM072B的輸入偏壓電流使用溫度低於，換句話說設計上必需以該數據為準則。
一般而言泛用OP增幅器並未規範輸入offset電壓與輸入偏壓電流溫度特性最差值，不過根據經驗顯示輸入offset電壓的最差值大約是數μ～數十μ，輸入偏壓電流溫度特性最差值則為數十p～數百p。
如果希望規範輸入offset電壓與輸入偏壓電流溫度特性最差值時，就必需使用OP-07等高精度OP增幅器，這種情況OP增幅器的設置除了需遠離發熱元件之外，還需加大負載電阻或是裝設由電晶體（transistor）構成的緩衝器，藉此防止OP增幅器發熱。
圖15NJM4580的輸入offset電壓與輸入偏壓電流的溫度特性（V+/V-=±
15V）
圖16NJM072B的輸入offset電壓與輸入偏壓電流的溫度特性（V+/V-=±
圖17NJM2904的輸入offset電壓與輸入偏壓電流的溫度特性（V+/V-=±
利用實驗觀察輸出offset電壓的減緩效果
‧有無RB時的輸出offset電壓變化
將圖18的作ON/OFF，並量測輸出offset電壓，可獲得101倍的noisegainGnoise（=GNI）。
表3是計算值與實測值的比較結果，表中的輸出offset電壓Vos最大計算值是利用下列兩公式計算的結果:
Vos=（VIO+IIB×
10kΩ）×
Gnoise---------------------------（21）
Vos=（VIO+IIO×
Gnoise---------------------------（22）
如果利用兩輸入使NJM4580的輸入連接阻抗（RB）相等時，Vos就會從-170mA大幅降至-19.3mA，由此可知輸入偏壓電流對Vos具有很大的影響。
相較之下以FET輸入的NJM0725B，即使在RB=10kΩ仍未發生變化，換言之這種程度的RB，輸入偏壓電流對Vos幾乎完全沒有影響。
另人注意的是NJM2904，若用兩輸入使RB相等時，Vos會從-34.5mA大幅增加至-53.8mA，這種現象尤其是VIO與IIO×
10kΩ的極性相逆時極易發生。
圖18觀察與OP增幅器連接的阻抗與輸出offset電壓變化的實驗電路
表3圖18的RB有無與輸出offset電壓變化
‧降低offset的技巧
由於實驗時使用的電路設有兩個OP增幅器，因此包含溫度特性在內的特性matching，成為降低offset的最佳利器。
雖然圖19（a）的電路號稱可抵銷VIO與VIB，然而實際上使用結果證實，利用IC方式所獲得的特性並不突出，而且IC之間的特性分佈極大，無法當作高精度OP增幅器使用，因此目前大多是將增幅後的信號作A-D轉換以數位方式處理。
如圖19（b）所示的情況通常會在量測時將增幅後的信號作A-D轉換，接著若再作減算，如此一來包含溫度與時間drift的offset會被抵銷。
如果使用offset過大的OP增幅器，會導致超越輸出電壓的後果，因此必須配合closedloopgain選擇適當的OP增幅器，除此之外為避免受到analogswitch的switchingtransient（switching時產生的spike狀噪訊）影響，所以信號與offset抓取timing需迴避transient的動作期。
圖19降低offset的方法
‧利用實驗觀察降低offset的技巧
若將圖20的SW1a與SW1b作ON/OFF，並量測輸出offset電壓，就可獲得101倍的noisegainGnoise，表4是計算值與實測值的比較結果。
綜觀offset抵銷效果，似乎出現兩個NJM4580的特性，而且輸入換算高達10μV，然而實際上NJM072B的性能並未達到預期效果，NJM2904甚至還出現反效果，類似這種情況雖可借助降低offset的技巧，不過根據經驗顯示情況獲得改善與情況更加惡化仍無法定論，即使情況獲得改善並不代表它的特性獲得保障，因此無發進入量產階層，大概只能應用在
升级会员 