数字钟电路设计Word下载.docx

数字钟电路设计Word下载.docx

《数字钟电路设计Word下载.docx》由会员分享，可在线阅读，更多相关《数字钟电路设计Word下载.docx（8页珍藏版）》请在冰豆网上搜索。

Abstract

Adigitalclockisakindofdigitalcircuittechnology,minutesandsecondswhenthetimingdevice,andthemechanicalclockishigherthantheaccuracyandintuitive,andnomachinery,hasmorelongerservicelife,soithasbeenwidelyused.

Fromtheprincipleofdigitalclockisakindoftypicaldigitalcircuits,includingtheassemblylogiccircuitandthesequentialcircuits.Atpresent,adigitalclockfunctionismoreandmorestrong,andavarietyofspecialoptions.Applicableforautomaticdigitalclockrung,automaticbroadcasting,alsosuitableforelectricity,waterandautomaticcontrolandelectricalequipment.Itisbyseveralchildrenclockcircuit,timingcircuit,amplifiercircuit,thepowercircuitimplementation.Inordertosimplifythecircuitstructure,adigitalclockcircuitandtimingcircuitsusingdirectconnectionbetweendecodingtechnology.Withsimplestructure,reliableoperation,longservicelife,changethesettingtimeforeasyandmanufacturingcostetc.

Tolearnfromthepointofview,therearemainlyintroducedinsmallscaleintegratedcircuitdesignmethodofdigitalclock。

1系统原理框图

数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。

由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。

通常使用石英晶体振荡器电路构成数字钟。

图1所示为数字钟的一般构成框图。

图1系统原理框图

⑴晶体振荡器电路：

晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。

不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。

⑵分频器电路：

分频器电路将32768HZ的高频方波信号经32768（

）次分频后得到1Hz的方波信号供秒计数器进行计数。

分频器实际上也就是计数器。

⑶时间计数器电路：

时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器。

⑷译码驱动电路：

译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。

⑸整点报时电路：

一般时钟都应具备整点报时电路功能,即在时间出现整点前数秒内,数字钟会自动报时,以示提醒.其作用方式是发出连续的或有节奏的音频声波,较复杂的也可以是实时语音提示。

2方案设计与论证

2.1时间脉冲产生电路

方案一：

由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。

图2555与RC组成的多谐振荡器图

方案二:

振荡器是数字钟的核心。

振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。

石英晶体振荡器的作用是产生时间标准信号。

因此，一般采用石英晶体振荡器经过分频得到这一时间脉冲信号。

图3石英晶体振荡器图

方案三：

由集成逻辑门与RC组成的时钟源振荡器。

图4门电路组成的多谐振荡器图

用555组成的脉冲产生电路:

R1=15*103Ω，R2=68*103Ω，C=10μF 

，则555所产生的脉冲的为:

f=1.43/[（R1+2*R2）*103*10*106=0.947Hz,而设计要求为1Hz,因此其误差为5.3%,在精度要求不是很高的时候可以使用。

石英晶体振荡电路:

采用的32768晶体振荡电路,其频率为32768Hz,然后再经过15分频电路可得到标准的1Hz的脉冲输出.R的阻值,对于TTL门电路通常在0.7～2KΩ之间;

对于CMOS门则常在10～100MΩ之间。

由门电路组成的多谐振荡器的振荡周期不仅与时间常数RC有关，而且还取决于门电路的阈值电压VTH，由于VTH容易受到温度、电源电压及干扰的影响，因此频率稳定性较差，只能用于对频率稳定性要求不高的场合。

综上分析，选择方案二，石英晶体振荡电路能够作为最稳定的信号源。

2.2分频器电路

通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。

通常实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。

例如，将32768Hz的振荡信号分频为1HZ的分频倍数为32768（

），即实现该分频功能的计数器相当于15级2进制计数器。

从尽量减少元器件数量的角度来考虑，这里可选多极２进制计数电路CD4060和CD4040来构成分频电路。

CD4060和CD4040在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。

CD4060计数为１４级２进制计数器，可以将32768Ｈz的信号分频为２Ｈz，其内部框图如图2.1所示，从图中可以看出，CD4060的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。

图5.1CD4046内部框图图5.2CD4040内部框图

CD4040计数器的计数模数为4096（

），其逻辑框图如图5.2。

如将32768Hz信号分频为1Hz，则需外加一个8分频计数器，故一般较少使用CD4040来实现分频。

综上所述，可选择CD4060同时构成振荡电路和分频电路。

照图5.1，在

和

之间接入振荡器外接元件可实现振荡，并利用时计数电路中多一个2分频器（后述）可实现15级2分频，即可得1Hz信号。

2.3时间计数器电路

一般采用10进制计数器来实现时间计数单元的计数功能。

为减少器件使用数量，可选74HC390，其内部逻辑框图如图6所示。

该器件为双2-5-10异步计数器，并且每一计数器均提供一个异步清零端（高电平有效）。

图674HC390（1/2）内部逻辑框图

秒个位计数单元为10进制计数器，无需进制转换，只需将ＱＡ与ＣＰＢ（下降沿有效）相连即可。

ＣＰＡ（下降没效）与1Hz秒输入信号相连，Ｑ３可作为向上的进位信号与十位计数单元的ＣＰＡ相连。

秒十位计数单元为6进制计数器，需要进制转换。

将10进制计数器转换为６进制计数器的电路连接方法如图7所示，其中Ｑ２可作为向上的进位信号与分个位的计数单元的ＣＰＡ相连。

图710进制-6进制计数器转换电路

分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的Ｑ３作为向上的进位信号应与分十位计数单元的ＣＰＡ相连，分十位计数单元的Ｑ２作为向上的进位信号应与时个位计数单元的ＣＰＡ相连。

时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为24进制计数器，不是10的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行24进制转换。

利用1片75HC390实现24进制计数功能的电路如图8所示。

另外，图8所示电路中，尚余－2进制计数单元，正好可作为分频器2Hz输出信号转化为1Hz信号之用。

图824进制计数器电路

2.4译码驱动及显示单元电路

译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译，变成相应的数字。

用于驱动LED七段数码管的译码器常用的有74LS48。

74LS48是BCD-7段译码器/驱动器，其输出是OC门输出且低电平有效，专用于驱动LED七段共阳极显示数码管。

如图9所示。

若将“秒”、“分”、“时”计数器的每位输出分别接到相应七段译码器的输入端，便可进行不同数字的显示。

2.5校时电路

。

通常，校正时间的方法是：

首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。

根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。

图10所示为所设计的校时电路。

图9方案一校正电路图

方案二：

方案二与方案一原理差不多，但多了0.01uf的电容防抖动。

图10方案二校正电路图

校准电路由基本RS触发器和“与”门组成，基本RS触发器的功能是产生单脉冲，主要作用是起防抖动作用。

未拨动开关K时，“与非”门G2的一个输入端接地，基本RS触发器处于“1”状态，这是数字钟正常工作，“分”进位脉冲能进入“分”计数器。

拨动开关K时，“与非”门G1的一个输入端接地，于是基本RS触发器转为“0”状态。

秒状态可以直接进入“分”计数器，而“分”进位脉冲被阻止进入，因而能较快地校准分计数器的计数值。

校准后，将校正开关恢复原位，数字钟继续进行正常计时工作。

图11方案三校正电路

通过比较可知，方案二和方案三比方案一多了防抖动的措施，稳定性更好，方案二和方案三相比，防抖动措施更好，更完备，但电路也更为复杂，成本也更高，通过比较选择方案二，既能实现防抖动功能，做出事物也更经济一些。

2.6报时电路

采用仿广播台整点报时的功能：

每当数字钟计时快要到正点时候发出响声，通常按照四低音，一高音的顺序发出间断声，以最后一声高音结束的时刻为正点时刻。

4低音（约500Hz）分别发生在59分51秒、发生在59分53秒、发生在59分55秒、发生在59分57秒、，最后一声高音（约1KHz）发生在59分59秒，他们的持续时间均为一秒。