集成电路原理实验讲义Word下载.docx
《集成电路原理实验讲义Word下载.docx》由会员分享,可在线阅读,更多相关《集成电路原理实验讲义Word下载.docx(39页珍藏版)》请在冰豆网上搜索。
如将设计好的电路制成实际使用的集成块,就必须利用版图工具将设计的电路采用标准工艺文件转换成可以制造的版图。
然后再将版图提交给集成电路制造厂家(foundry),完成最后的集成块制造,所以画版图的本质就是画电路原理图。
在画版图时,首先要明白工艺文件的含义,每一种工艺文件代表一条工艺线所采用的光刻尺寸,以及前后各个工序等等;
其次要懂得所使用的工具步骤及各个菜单及菜单栏的内容,以便熟练使用该软件;
最后对所画版图进行验证,确保不发生错误。
此外,还必须了解所使用的版图设计法则,对于不同的工艺尺寸其法则有所不同,这就要求设计者在应用该软件时,必须熟悉相应的设计法则,为完成正确的版图做准备。
该实验原理是画常用的NMOS管,画图时要求熟悉NMOS的工艺过程及设计法则。
三、实验设备介绍
1.工作站或微机终端一台
2.局域网
3.L-EDIT版图工具软件1套
四、实验内容和步骤
了解L-EDIT版图软件工具的安装,熟悉该软件工具栏的菜单功能及使用方法。
试以NMOS器件为例,调用相应的工艺文件画版图(如选用几微米的工艺线、设计法则)。
对所画的版图进行DRC验证,并修改不正确的部分。
1.安装L-EDIT仿真软件:
先点击Daemon.exe文件,用虚拟光驱将.ISO文件载入,并点击L-EDIT的Setup.exe文件即可。
2.按照Crack方式注册该软件,并运行。
3.以MOSIS提供的morbn20.tdb工艺库为例,从ReadMe中可以了解许多信息:
工艺提供制造商、工艺尺寸、设计规则及器件剖面图等。
4.以morbn20.tdb工艺库为例,画NMOS版图。
File→New→CopyTDBsetupfrom。
5.点击Browse选择根目录Tanner→LEDIT83。
6.点击LEDIT83→Samples。
7.点击Samples→tech。
8.点击tech→mosis。
9.在mosis文件夹下,选择工艺库文件morbn20.tdb。
10.图为在工艺库文件morbn20.tdb条件下的新版图单元,以此可以设计版图。
11.版图的详细设计规则:
Setup→Design,也可在file→open→morbn20.tdb。
12.包含有工艺线大小、设计规则、工艺流程等。
13.画Nselect掩模板,其中宽度W=18µ
m高度H=15µ
m。
14.画Active有源区掩模板,其中宽度W=14µ
m高度H=6µ
15.画Pselect掩模板,其中宽度W=9µ
16.画Active有源区掩模板,其中宽度W=5µ
17.画Poly多晶硅,其中宽度W=2µ
m;
高度H=10µ
m及宽度W=6µ
高度H=6µ
m两图形。
18.画Activecontact有源区接触孔及Ploycontact接触孔,宽度W=2µ
高度H=2µ
19.画Metal1,宽度W=4µ
高度H=4µ
20.进行设计规则检查,Tools→DRC即可。
21.检查没有错误,表示所画版图正确。
22.如果不能通过DRC,则点击此叉图来查找问题,并改正。
五、注意事项和要求
1.版图设计思路与分析。
2.分析DRC过程中出现的问题与解决方案。
3.总结,按实验报告格式完成报告。
实验二:
学会使用L-EDIT软件工具与工艺库学时安排:
演示性、设计性实验要求:
在熟悉L-EDIT软件工具的基础上,熟练应用该软件中所包含的工艺库,掌握PMOS管的版图实现过程。
通过该实验,使学生掌握L-EDIT的设计方法,加深对电路知识的感性认识,增强学生的设计与综合分析能力。
电路的功能实现是通过电路中的各个元器件来实现的,为了达到电路的设计效果,在集成电路设计中需要后端工程师做好元器件版图的布局和布线工作,包含元器件的尺寸大小设计,方向选择和各个元器件之间的具体等等,完成电路版图的设计。
在电路版图实现时,首先确定采用何种工艺(如CMOS工艺、BiCMOS工艺)及具体的工艺尺寸,其次熟悉该种工艺的设计规则,最后依据版图当中的不同金属层和有源接触选择+、-连接。
如将设计好的电路制成实际使用的集成块,就必须利用版图工具将设计的电路采用标准工艺文件转换成可以制造的版图,然后再将版图提交给集成电路制造厂家(foundry),完成最后的集成块制造,所以画版图的本质就是画电路原理图。
NMOS管直接制作在P型衬底上,通过对源漏区进行N+扩散形成;
而PMOS管如果也制作在同样的衬底上则需要制作N-Well,才能形成PMOS管。
版图设计时,需要对工艺流程和工艺步骤熟悉才能减少设计版图的困难,从而节约设计时间。
该实验原理是画常用的PMOS管,画图时要求熟悉PMOS的工艺过程及设计法则。
熟悉L-EDIT版图软件工具及工艺库相关内容,熟练该软件工具菜单功能及使用方法。
以PMOS器件为例,在调用相应的工艺文件基础上,画元器件的物理实现版图(如选用几微米的工艺线、设计法则等),设计完成后运用该软件的设计规则对所画的版图进行DRC验证,并修改不正确的部分,直至设计无错误。
13.画NWell掩模板,其中宽度W=32µ
m高度H=20µ
如果对需要对图形进行修改,先将光标箭头放在该图形的边缘,点击鼠标中键即可完成拉长或缩短。
14.画Pselect掩模板,其中宽度W=18µ
15.画Active有源区掩模板,其中宽度W=14µ
该有源区与左边、右边和下边的间距都为2µ
16.画Nselect掩模板,其中宽度W=9.5µ
17.画Active有源区掩模板,其中宽度W=5.5µ
实验三:
设计一个反相器的版图学时安排:
2学时
演示性、设计性实验要求:
必做
反相器既是数字集成电路设计的基本单元,也是版图单元设计的基础,因此掌握反相器的版图设计是十分必要的。
熟练使用L-EDIT软件工具及工艺文件(工艺流程和工艺设计规则),掌握CMOS反相器的物理实现过程,即应用L-EDIT版图工具完整设计一个反相器的版图。
版图的设计主要是依据电路的性能来进行的。
通过电路的参数来设计MOS管的长度和宽度,选择器件的布局及布线以便达到减小面积及提高速度的目的。
一般来说,设计版图时先确定选用什么样的工艺线即工艺尺寸,当这一点确定后,就可以依据工艺参数计算器件的尺寸;
其次,要了解工艺过程,也就是制造器件的步骤;
最后,要了解设计规则,否则所设计的版图不能通过设计规则检查。
经过这些步骤以后,版图就算初步可以完成了,但要保证设计的准确性还需要进行LVS(版图和原理图对照检查)。
依据双阱自对准CMOS工艺流程,画光刻掩模板图即layout,画双阱P阱和N阱→保留有源区长场氧化层→长栅氧及多晶硅并刻蚀多晶硅→P+和N+注入形成漏源区及衬底接触→接触孔→铝引线光刻等。
为确保layout的正确性,画版图时一定要了解其工艺步骤及设计规则,同时根据计算的尺寸进行布局和布线。
反相器版图设计时,还要了解各个部分的连接及位置的摆放,P管与N管栅宽度的不同,输入输出信号层与电源层的分隔,总之,画版图时只有很熟悉电路原理图,才能做到心中有数,以免画错重画。
用双阱CMOS自对准工艺画反相器版图(调用相应的工艺设计文件)。
1.阱——做N阱和P阱,封闭图形处窗口注入形成P管和N管的衬底。
2.有源区——做晶体管的区域(G、D、S、B区),封闭图形处是氮化硅掩蔽层,该处不会长场氧化层。
图形处是N+的扩散区域(绿色):
图形处是P+的扩散区域(灰色):
3.多晶硅——做硅栅和多晶硅连线。
封闭图形处,保留多晶硅,图中的红色部分。
4.有源区注入——P+,N+区(select)。
图形处是N+注入区域(灰色):
图形处是P+注入区域(紫色):
5.接触孔——多晶硅、注入区和金属线1接触端子(方形黑孔)。
6.金属线1——做金属连线,封闭图形处保留铝(蓝色)。
7.通孔——两层金属连线之间连接的端子。
8.金属线2——做金属连线,封闭图形处保留铝。
1.说明自己选择的是何种工艺文件(工艺线尺寸大小、采用的是微米或λ设计规则)。
2.画出反相器版图设计过程(注意尺寸规则)。
3.分析设计过程中出现的问题与解决方案。
4.总结,按实验报告格式完成报告。
实验四:
熟悉PSPICE软件工具学时安排:
演示性实验要求:
在电路设计中,运用软件对电路的性能进行分析和设计是非常有效的设计方法,既可以提高设计效率和又可以降低电路设计成本,因此掌握软件仿真方法是电路设计者进行电路设计的一个重要手段。
本实验教学目的是使学生熟练掌握常用的电路仿真工具PSPICE软件,应用该软件提供的仿真方法来分析电路。
会使用电路元件库调用各种元器件和设置参数;
熟悉各种电源和信号源的调用及设定方式;
熟练进行多种形式的电路仿真,如直流、瞬态和频率仿真等。
以CMOS运放为基础调用相关的元器件连接电路原理图。
PSPICE工具是进行集成电路设计的软件工具,其平台为个人电脑,即用PC来从事SPICE软件仿真,以后还会接触到高精度的HSPICE等。
电路仿真是检验电路设计的架构和参数在加入信号的作用下是否能够满足特性指标,如果指标不能满足可以通过修改相应的电路参数来实现,最终达到电路设计的指标要求。
通过这种方式,可以有效的节省设计时间,同时也会节约电路投片次数从而降低流片成功的成本,因此,所有的电路设计方式都是通过先做仿真、后流片、再测试的方式,这就要求学生首先要学会使用电路仿真软件工具。
3.EDAPSPICE仿真软件1套
在PC机上运行PSPICE软件,进入该软件的电路原理图编辑状态,然后打开元件库getnewpart。
在此状态下,依据元器件的缩写形式输入相应的元器件字母代表符号,调用各种元件,并输入值的大小,绘制电路图。
在Analysis分析菜单下,选择设置从直流到交流分析的过程来进行,设置完成后选择Simulate控件来仿真电路,然后观测电路扫描的电流、电压波形,其与时间和频率的关系。
1.依据原理图调用相应的元器件,如电阻、MOS管等。
2.设置电阻值和MOS管的宽长。
3.设置分析条件Analysis。
1.画出电路原理图及电路的仿真曲线,并分析仿真图形与理论图形的不同。
2.分析调试过程中出现的问题与解决方案。
实验五:
用CMOS工艺库设计运算放大器学时安排:
设计性实验要求:
 ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄
在模拟集成电路设计中,采用CMOS工艺来设计运算放大电路是模拟集成运放的一个很重要的部分,这不仅由于该工艺具有集成度高、速度快、功耗低和成本低等优点,而且运算放大器是电子系统的通用功能块,它能完成放大、振荡、调制和解调以及模拟信号的相乘、相除、相减和比较等功能,是目前应用最广、产量最大的模拟集成电路。
本实验教学目的是使学生了解CMOS工艺的特点,掌握运算放大器电路的设计过程,熟悉课本中电路参数计算方法并能进行设计与仿真分析。
集成运算放大器是由四个部分组成:
差分输入级、中间增益级、推挽输出级和各级的偏置电路。
在电路设计时,首先要了解电路的框架结构也就是各个部分之间的关系,每个部分的主要器件的选择,这是根据电路的性能指标来决定,按指标要求运用课本中所提供的公式进行计算,选择何种电路的电流电压大小,再计算PMOS和NMOS管的宽长比;
当然,在计算宽长比时,必须依据所用的工艺参数来运算,最后配备相应的偏置电路。
两级基本CMOS运放的实验原理图如下:
在PSPICE运行环境下,先依据电路原理图的特点调用相应的元器件画电路图,然后修改MOS管、电阻和电容等元器件的数值,如果需要可以在编辑菜单里重新修改元器件的电路模型,最后保存电路。
仿真时注意选择设置DC、AC、Transient等分析方式,当选择好扫描方式后,通过仿真观察及分析电路的特点及特性。
1.画运算放大器的电路图,其步骤如下:
2.调元件库中的有源器件NMOS管,M2N6659。
根据原理图的数量确定为6。
3.调用PMOS管,型号为M2SJ120,数量为3。
4.调用库中的电源和信号。
两个正弦信号源和一个直流电压源。
设置正弦信号的值为:
5.输入bubble,即可调入节点。
6.修改有源器件当中的W和L。
7.保存文件(记住存于英文目录下)。
仿真方法如下:
8.观察波形,用Trace→AddTraces框按钮,并进行仿真波形分析。
补充0.35μmMOS管工艺文件:
.MODELNCHNMOS(LEVEL=3
+VERSION=3.1TNOM=27TOX=7.6E-9
+XJ=1E-7NCH=2.3579E17VTH0=0.5085347
+K1=0.5435268K2=0.0166934K3=2.745303E-3
+K3B=0.6056312W0=1E-7NLX=2.869371E-7
+DVT0W=0DVT1W=0DVT2W=0
+DVT0=1.7544494DVT1=0.4703288DVT2=-0.0394498
+U0=489.0696189UA=5.339423E-10UB=1.548022E-18
+UC=5.795283E-11VSAT=1.191395E-5A0=0.8842702
+AGS=0.1613116B0=1.77474E-6B1=5E-6
+KETA=5.806511E-3A1=0A2=1
+RDSW=1.88264E-3PRWG=-0.105799PRWB=-0.0152046
+WR=1WINT=7.381398E-8LINT=1.030561E-8
+XL=-2E-8XW=0DWG=-1.493222E-8
+DWB=9.792339E-9VOFF=-0.0951708NFACTOR=1.2401249
+CIT=0CDSC=4.922742E-3CDSCD=0
+CDSCB=0ETA0=2.005052E-3ETAB=5.106831E-3
+DSUB=0.2068625PCLM=1.9418893PDIBLC1=0.2403315
+PDIBLC2=5.597608E-3PDIBLCB=-4.18062E-4DROUT=0.5527689
+PSCBE1=4.863898E-8PSCBE2=1.70429E-5PVAG=1.0433116
+DELTA=0.01MOBMOD=1PRT=0
+UTE=-1.5KT1=-0.11KT1L=0
+KT2=0.022UA1=4.31E-9UB1=-7.61E-18
+UC1=-5.6E-11AT=3.3E-4WL=0
+WLN=1WW=-1.22182E-15WWN=1.137
+WWL=0LL=0LLN=1
+LW=0LWN=1LWL=0
+CAPMOD=2XPART=0.4CGDO=1.96E-10
+CGSO=1.96E-10CGBO=0CJ=9.384895E-4
+PB=0.7644361MJ=0.3394296CJSW=2.88515E-10
+PBSW=0.8683237MJSW=0.1808065PVTH0=-0.0101318
+PRDSW=-159.9288563PK2=-9.424037E-4WKETA=4.696914E-3
+LKETA=-6.965933E-3PAGS=0.0718NQSMOD=1
+ELM=5)
*ENDNCH
.MODELPCHPMOS(LEVEL=3
+XJ=1E-7NCH=8.52E-16VTH0=-0.6678491
+K1=0.4391761K2=-0.0114418K3=30.0028131
+K3B=-4.8836083W0=4.596602E-6NLX=5.261524E-7
+DVT0=0.9201674DVT1=0.3997143DVT2=-0.0131532
+U0=146.2715388UA=2.06943E-10UB=1.669107E-18
+UC=-1.99717E-11VSAT=1.384423E-5A0=0.7240259
+AGS=0.3333763B0=2.704595E-6B1=5E-6
+KETA=-8.398465E-3A1=0A2=1
+RDSW=3.10035E-3PRWG=-0.084323PRWB=0.1179404
+WR=1WINT=5.378749E-8LINT=7.000588E-9
+XL=-2E-8XW=0DWG=-1.395323E-8
+DWB=1.094885E-8VOFF=-0.15NFACTOR=1.5460516
+CIT=0CDSC=1.413317E-4CDSCD=0
+CDSCB=0ETA0=9.22207E-3ETAB=3.283779E-3
+DSUB=0.2830114PCLM=8.9992292PDIBLC1=4.496569E-3
+PDIBLC2=1.89192E-4PDIBLCB=-1E-3DROUT=7.092917E-4
+PSCBE1=3.471965E-10PSCBE2=4.214986E-8PVAG=14.9801196
+WLN=1WW=-5.22182E-16WWN=1.125
+CAPMOD=2XPART=0.4CGDO=2.307E-10
+CGSO=2.307E-10CGBO=0CJ=1.397333E-3
+PB=0.99MJ=0.5501833C