频率计Word下载.docx
《频率计Word下载.docx》由会员分享，可在线阅读，更多相关《频率计Word下载.docx（15页珍藏版）》请在冰豆网上搜索。
4．计数与译码电路………………………………………13
三、总原理图、元器件清单及仿真……………………………14
四、按装及调试…………………………………………………16
五、心得体会及总结……………………………………………17
六、参考文献……………………………………………………18
七、成果…………………………………………………………19
课程设计任务书
总体设计要求和技术要点
1．设计一个简易数字频率计电路，要求：
①测量信号范围：
方波、三角波、正弦波，幅度：
300mv～3V，频率：
10～9999Hz；
②电路具有启、停控制，用于启动和停止频率的连续显示，停止时对计数器清零。
2．用中、小规模的集成电路设计数字频率计电路，画出单元电路图，整机逻辑框图和逻辑电路图。
3．闸门信号可以改为1s、0.1s、0.01s、0.001s四个档位，用一个开关切换量程。
4．显示位数：
四位
工作内容及时间进度安排
第17周：
周1---周3：
立题、论证方案设计
周4---周5：
预答辩
第18周：
仿真实验
验收答辩
数字频率计是一种用十进制数字显示被测信号频率的数字测量仪器，其功能是测量正弦信号，方波信号，尖脉冲信号以及其他各种单位时间内变化的物理量，因此已经成为电路设计的常用原器件之一，有它不可取代的地位。
本课题要设计的是简易数字频率计，使其频率值以十进制的数在数码管上显示出来。
从而可以直接的看出频率值，相对比较直观，而且误差相对较小（误差约为1％）。
设计的数字频率计的测量范围是1HZ～9999HZ，显示的数值N是0001～9999。
该数字频率计将在频率测量方面显示出它独特的优越性。
本课程设计介绍了简易频率的设计方案及基本原理，并着重介绍了频率计各单元电路的设计思路，原理及仿真，整体电路的工作原理，控制器件的工作情况。
整个设计配以仿真电路图和波形图加以辅助说明，在设计过程中，所有电路仿真都是基于multisim仿真软件。
设计共有三大组成部分：
一是原料电路的设计，本部分详细讲解了电路的理论实现，是关键部分：
二是仿真结果及分析，这部分是为了分析电路是否按理论那样正常工作，便于理解。
三是性能测试，这部分用于测试设计是否符合任务要求。
最后是对本次课程设计的总结。
内容介绍：
数字频率计是用来测量信号频率的装置。
它可以测量正弦波、方波、三角波和尖脉冲信号的频率。
在进行模拟、数字电路的设计、安装、调试的过程中，经常要用到频率计。
由于其用十进制数显示，测量速度快、精度高、显示直观，因此频率计得到广泛的应用。
一、电路原理及框图
数字频率计测频率的基本原理：
所谓频率，就是周期性信号在单位时间（1s）内变化的次数。
若在一定时间间隔T内测得这个周期性信号的重复变化次数为N，则其频率可表示为：
f=N/T
（1）
图1（a）是数字频率计的组成框图。
被测信号vx经放大整形电路变成计数器所要求的脉冲信号I，其频率与被测信号的频率fx相同。
时基电路提供标准时间基准信号II，其高电平持续时间t1=1s，当l秒信号来到时，闸门开通，被测脉冲信号通过闸门，计数器开始计数，直到l秒信号结束时闸门关闭，停止计数。
若在闸门时间1s内计数器计得的脉冲个数为N，则被测信号频率fx=NHz。
逻辑控制电路的作用有两个：
一是产生锁存脉冲IV，使显示器上的数字稳定；
二是产生清“0”脉冲V，使计数器每次测量从零开始计数。
各信号之间的时序关系如图1（b）所示。
数字频率计的框图：
如图1（a）所示：
图1（a）频率计系统框图
所谓频率，就是周期性信号的在单位时间（1s）内变化的次数，若在一定时间间隔T内测得这个周期性信号的重复变化次数为N，则其频率可表示为：
（2.2.1）
上图是数字频率计的结构框图。
被测信号
经放大整形电路变成计数器所要求的脉冲信号
，其频率与被测信号的频率
相同。
时基电路提供标准时间基准信号
，其高电平持续的时间
当
信号来到时，闸门开通，被测脉冲信号通过闸门，计数器开始计数，直到
信号结束时闸门关闭，停止计数。
若在闸门时间
内计数器计得的脉冲个数为
，则被测信号频率
。
一是产生锁存脉冲
，使显示器上的数字稳定；
二是产生清“0”脉冲
，使技术器每次测量从零开始计数。
各信号之见的时序关系如图所示。
数字频率计广泛的用来测量交流电信号的频率、周期、频率比、时间间隔、累积计数等。
它由输入通道、计数显示、时间基准和逻辑控制电路等四部分组成。
输入通道：
对输入信号的波形进行整形放大，使波形与幅值“标准化”，以适合于计数器的工作。
二、单元电路设计
1、时基电路：
时基电路的作用是产生一个标准时间信号（高电平持续时间为1s），由定时器555构成的多谐振荡器产生（当标准时间的精度要求较高时，应通过晶体振荡器分频获得）。
若振荡器的频率fo=1/（t1+t2）=0.8Hz，则振荡器的输出波形如图中的波形Ⅱ所示，其中t=1S，t2=0.25S。
由公式t1=0.7（R1+R2）和t2=0.7R2C，
可计算出电阻R1、R2及电容C的值。
若取电容C=10uF，则：
R2=t2/0.7C=35.7KΩ取标称值36KΩ
R1=（t/0.7C）-R2=107KΩ取R1=47KΩ，RP=100KΩ
时基电路图如图所示：
仿真波形如图：
2、放大整形电路：
放大整形电路由晶体管9013与74LS00；
或集成运算放大器等组成，将输入期信号如正弦波、三角波等进行放大。
与非门74LS00构成施密特触发器，它对放大器的输出信号进行整形，使之成为矩形脉冲。
放大整形电路如图所示：
放大器采用三级CMOS反向器串联而成放大倍数为200倍，足以将30mV以上的信号电压放大至限幅状态。
采用CMOS反向器组成的放大器具有输入阻抗高、功耗低、简单可靠，无须调试等特点。
整形电路采用CMOS反向器D8、D9等构成施密特触发器，将模拟信号整形为边沿陡直的方波脉冲送入计数器。
接通电源后，用直流数字电压表测1V0端输出电压，如果IV0>
3.4V，则放大电路和设计满足要求。
否则，则需调节R2的阻值，直到其满足要求。
高速整形电路是高速计数电路的重要组成部分，它的性能对计数电路的最高计数频率影响很大。
常用的高速整形电路有电流型施密特触发器和隧道二极管整形器两种，而我在这所用到的是施密特触发器作为整形电路。
它对放大器的输出信号进行整形使之成为矩形脉冲。
整形电路如下：
3、逻辑控制电路：
根据图1（b）所示波形，在时基信号II结束时产生的负跳变用来产生锁存信号Ⅳ，锁存信号Ⅳ的负跳变又用来产生清“0”信号V。
脉冲信号Ⅳ和V可由555组成的两个单稳态触发器产生，它们的脉冲宽度由电路的时间常数决定。
设锁存信号Ⅳ和清“0”信号V的脉冲宽度相同，如果要求tW=0.02S，则有tW=0.45RextCext=0.02S
若取Rext=10KΩ
则Cext=tW/0.45Rext=4.4uF
取标称值4.7uF。
锁存器的作用是将计数器在1s结束时所计得的数进行锁存，使显示器上能稳定地显示此时计数器的值．如图1（b）所示，1s计数时间结束时，逻辑控制电路发出锁存信号Ⅳ，将此时计数器的值送译码显示器。
选用D触发器74LS74可以完成上述功能．当时钟脉冲CP的正跳变来到时，锁存器的输出等于输入，即Q=D。
从而将计数器的输出值送到锁存器的输出端。
正脉冲结束后，无论D为何值，输出端Q的状态仍保持原来的状态Qn不变．所以在计数期间内，计数器的输出不会送到译码显示器．
由555集成定时器组成单稳态触发器的原理图及工作波形如下图所示。
下图（a）为由555集成定时器和外接定时元件
、
构成的单稳态触发器。
稳态时555电路输入端处于电源电平，内部放电开关管T导通，输出端输出低电平，当有一个外部负脉冲触发信号经C2加到2端，并使2端电位瞬时低于
，低电平比较器动作，输出
为高电平，开始一个暂态过程，电容
开始充电，
按指数规律增长。
当
充电到
时，高电平比较器动作，比较器
翻转，输出
从高电平返回低电平，放电开关管T重新导通，电容
上的电荷很快经放电开关管放电，暂态结束，恢复稳态，为下个触发脉冲的来到作好准备。
波形图如图（b）所示。
（a）
（b）
图2.4.5555集成定时器构成单稳态触发器
（a）单稳态触发器的电路图
（b）单稳态触发器工作波形
暂稳态的持续时间
（即为延时时间）决定于外接元件
的大小。
通过改变
的大小，可延时时间在几个微秒到几十分钟之间变化。
当这种单稳态电路作为计时器时，可直接驱动小型继电器，并可以使用复位端（4脚）接地的方法来中止暂态，重新计时。
此外尚须用一个续流二极管与继电器线圈并接，以防继电器线圈反电势损坏内部功率管。
由555定时器,分级分频系统及门控制电路得到具有固定宽度T的方波脉冲做门控制信号,时间基准T称为闸门时间.宽度为T的方波脉冲控制闸门的一个输入端B。
被测信号频率为
周期
到闸门另一输入端
当门控制电路的信号到来后,闸门开启,周期为
的信号脉冲和周期为T的门控制信号结束时过闸门,于输出端
产生脉冲信号到计数器,计数器开始工作,直到门控信号结束,闸门关闭。
单稳1的暂态送入锁存器的使能端,锁存器将计数结果锁存,计数器停止计数并被单稳2暂态清零。
（简单地说就是:
在时基电路脉冲的上升沿到来时闸门开启,计数器开始计数,在同一脉冲的下降沿到来时,闸门关闭,计数器停止计数。
同时,锁存器产生一个锁存信号输送到锁存器的使能端将结果锁存,并把锁存结果输送到译码器来控制七段显示器,这样就可以得到被测信号的数字显示的频率。
而在锁存信号的下降沿到来时逻辑控制电路产生一个清零信号将计数器清零,为下一次测量做准备,实现了可重复使用,避免两次测量结果相加使结果产生错误。
）
控制电路如图所示：
仿真图为：
4、计数与译码电路
计数器可用74LS90完成，也可用加74LS192或74LS161完成，4个十进制级联而成。
0.5HZ的时基信号和被测信号经过与非门后送给计数器的最低位。
计数译码电路如图所示：
总体电路图为：
元件清单：
元件名称
型号
数量（个）
单价（元）
74LS123
1
1.75
74LS48
4
2.6
74LS290
1.7
74LS273
1.25
555
0.8
74LS00
2
0.85
数码管
BS202
0．8
三极管
3DG100
0.2
二极管
0.08
电位器
100k
0.1
47k
0.1
按键开关
电阻
3.3k
10
3
47
39
1
电解电容
4.7uF
0.5
100uF
47uF
电容
0.01uF
0.05
四、安装与调试
1.接通电源后，用示波器观察时基电路的输出波形，应如波形图（b）所示的波形Ⅱ，其中t1=1S，t2=0.25S，否则重新调节时基电路中的和的值，使其满足要求。
然后改变示波器的扫描速率旋钮，观察74LSl23的第13脚和第10脚的波形，应有如波形图（b）所示的锁存脉冲Ⅳ和清零脉冲V的波形。
2.将4片计数器74LS90的第2脚全部接低电平，锁存器74LS273的第11脚都接时钟脉冲，在个位计数器的第14脚加入计数脉冲，检查4位锁存、译码、显示器的工作是否正常。
3.在放大电路输入端加入1KHz,Vp-p=1V的正弦信号，用示波器观察放大电路和整形电路的输出波形，应为与被测信号同频率的脉冲波，显示器上的读数应为1000Hz。
五、结论和心得体会
通过对简易数字频率计的设计，掌握了数字频率计的设计原理与设计方法，并熟练掌握了计数、时基、闸门、译码显示电路以及555定时器的基本应用，虽然存在较大的误差，但基本符合设计要求，实现频率测量的目的。
这次课程设计，我和我的小组合作完成了低频数字频率计的设计，期间我们遇到了一些问题，我们通过查阅课本和其他资料、互相讨论，最终设计出电路图，又经过上机仿真，不断修改后完成设计。
经过这次的课程设计我感觉到了合作的重要性同时发现了自己的问题，就是理论知识和实际操作没有很好的结合在一起，遇到问题不能及时的发现，平时只注意了理论知识而忽略了实际操作。
经过这次课设以后会利用课余时间和同学一起培养训练动手能力。
六、参考文献
崔瑞雪张增良.《电子技术动手实践》.北京航空航天大学出版社，2007.
阎石.《数字电子技术基础》.高等教育出版社，2006.
康华光.《电子技术基础模拟部分》.高等教育出版社，1998.
升级会员 