A半导体积体电路测试概论Word下载.docx
《A半导体积体电路测试概论Word下载.docx》由会员分享，可在线阅读，更多相关《A半导体积体电路测试概论Word下载.docx（133页珍藏版）》请在冰豆网上搜索。
有些物質會在高溫的時候，形成電阻效應（電阻值變大）。
而有些物質，反而降低電阻效應（電阻值變小）。
一般情況下，大部份的材質會降低電阻效應（電阻值變小）。
所謂電阻效應就是阻止電流流動的一種阻力。
其公式為。
ρ是電阻係數,L是兩截面間的距離,A是截面積。
圖1-1
■ 歐姆定律Ohm’sLaw:
公式為V=I*R。
V是電壓、I是電流、R是電阻。
因此，當其中兩者已知時，即可求得其中一個未知。
圖1-2
第二節基本量測方法
通常測試系統，會提供電壓來量電流，或者提供電流來量電壓。
測試系統通常不會直接量測電阻值，而是經由量測電壓或電流，再利用歐姆定律計算出電阻值。
以下介紹這兩種測量電阻的方法：
■ 方法一：
提供電壓量電流（VFIM:
VoltageForceCurrentMeasure）
圖1-3
此方法是，給予一個已知伏特電壓後，利用電流計與待測物串連來量測電流值。
量測後再利用R=V/I公式，計算出電阻值。
使用此方法，量測電流值的過程中，要注意，當電阻R很小時（趨近於零），電流I的值會很大。
如此會導致電流計燒毀，或待測物損壞。
因此，一般情況下，需作電流的限流措施（CurrentClamp）。
以圖1-3為例：
R=V/I=/=1250Ω
一般在測試的過程中，會依IC設計的規格來確認。
如果電阻的規格為1250Ω±
10%，則電阻最小值為1125Ω（=1250Ω-1250Ω*10%）。
當電阻值為1125Ω時，電流值為。
當電阻為1375Ω時，電流值為。
因此，電流的限流設定（CurrentClamp），會設為。
所以，所量測出的最大電流值，不會大於。
■ 方法二：
提供電流量電壓（IFVM:
CurrentForceVoltageMeasure）
圖1-4
此方法是，給予一個已知電流I。
電壓計跨接電阻兩端後，量測電壓值（與待測物並聯）。
再利用R=V/I公式，計算出電阻值。
使用此方法，量測電壓值的過程中，要注意，當未知的電阻R趨近於無限大時，所量測出的電壓值會很大。
此結果，會導致電壓計燒毀或待測物損壞。
為防止上述情形的發生，一般會作電壓值的限壓措施（VoltageClamp），設定好最大的電壓值。
以圖1-4為例：
最大電壓值V=I*R=*1375Ω=。
最小電壓值V=I*R=*1125Ω=。
因此，電壓的限壓設定值，會設在伏特電壓。
■ 數位邏輯
積體電路在設計上，有兩種較被廣泛使用的技術。
TTL （Transistor -TransistorLogic）和CMOS（ComplementaryMetal-OxideSemiconductor）這兩種技術。
TTL電路的執行速度比CMOS電路快，但消耗能量較高。
CMOS的能量消耗與其頻率有關。
較高的運作頻率，會有較多的能量消耗。
TTL電路，則是固定的能量消耗。
然而以目前而言，CMOS電路設計，是比較被廣泛使用的一種技術。
■ 電壓值代表邏輯準位
一般邏輯電路中，會以高電位代表邏輯1，而以低電位來代表邏輯0。
邏輯電路的資料讀取與寫入，是以邏輯準位為基準。
邏輯準位的定義，由電壓值來決定。
大於的電壓值，定義為邏輯1，而小於的電壓值，定義為邏輯0。
圖1-5為一個邏輯脈波訊號（LogicPulse）
週期（Period）=1/頻率（Frequency）
頻率（Frequency）＝200MHz則週期（Period）=5nSec。
週期（Period）一般英文稱為Cycle。
■ 脈波訊號準位（PulseLevel）
圖1-6輸入訊號（InputPulse）
輸入電壓為以上時，稱為邏輯1。
VIH（InputVoltageinHigh）=。
輸入電壓為以下時，稱為邏輯0。
VIL（InputVoltageinLow）=。
圖1-7輸出訊號（OutputPulse）
輸出電壓為以上時，稱為邏輯1。
VOH（OutputVoltageinHigh）=。
輸出電壓為以下時，稱為邏輯0。
VOL（OutputVoltageinLow）=。
第三節基本數位邏輯閘
■ Inverter反向器
反向器，是一個最基本的邏輯電路。
具備一支輸入腳（InputPin）及一支輸出腳（OutputPin），它主要功能，是將邏輯1的值改變為邏輯0的值。
圖1-8Inverter反向器
■ AND閘
AND閘的主要功能，其輸出腳的邏輯值，是依所有輸入腳的邏輯值而定。
當所有輸入腳的邏輯值為1時,則其輸出腳的邏輯值為1。
同時，當有一支輸入腳的邏輯值為0時，其輸出腳的邏輯值則為0。
其輸入腳數量可以2支以上，也可以只有一支輸入腳。
一般而言，利用基本邏輯閘，所組合設計而成的電路（例如利用AND、OR閘等），稱為邏輯電路。
圖1-9AND閘
■ NAND閘
當所有輸入腳的邏輯值為1時,則其輸出腳的邏輯值為0。
同時，當任何一支輸入腳的邏輯值為0時，其輸出腳的邏輯值則為1。
其輸入腳數量，可以2支以上，也可以只有一支輸入腳。
NAND閘的功能，如同AND閘後加上一個反向器。
它之所以存在的主要原因是，在半導體的製造過程中NAND閘比AND閘容易製作。
並且，它時常用來優化邏輯電路，降低邏輯閘的數量。
圖1-10NAND閘
■ OR閘
當所有輸入腳的邏輯值為0時,則其輸出腳的邏輯值為0。
同時，當任何一支輸入腳的邏輯值為1時，其輸出腳的邏輯值則為1。
圖1-11OR閘
■ NOR閘
當所有輸入腳的邏輯值為0時,則其輸出腳的邏輯值為1。
同時，當任何一支輸入腳的邏輯值為1時，其輸出腳的邏輯值則為0。
圖1-12NOR閘
■ DFlip-Flop閘
正反器（FlipFlop）。
之所以如此命名的原因，是當時脈訊號（ClockSignal）輸入時，其輸出腳的邏輯值會改變。
Flip的中文意義為輕輕彈起揮動的意思。
Flop的中文意義為拍動搖晃如拍翅膀一樣。
也就是說透過時脈訊號的輸入，讓輸出腳的值，如拍動翅膀一樣迅速地改變。
輸出腳邏輯值的觸發方式，一般有兩種。
一種是準位觸發（LevelTriggered），另一種是邊緣觸發（EdgeTriggered）。
一般最常用，且最有用的方式是邊緣觸發（EdgeTriggered）。
所謂觸發（Trigger）的意義是，當時脈訊號輸入時，或者時脈訊號準位發生變化的那一殺那，輸出腳的邏輯值，才會改變。
邊緣觸發，又可分為正向上昇邊緣觸發（PositiveRaisingEdgeTriggered）及反向下降邊緣觸發（NegativeFallingEdgeTriggered）。
以正向上昇邊緣觸發（PositiveRaisingEdgeTriggered）為例。
當時脈訊號（ClockSignal），由邏輯0改變為邏輯1時的那一霎那，輸出腳才作改變。
FlipFlop正反器，具備單一資料輸入腳或多支資料輸入腳，及一支時脈輸入腳，一支資料輸出腳。
有些正反器，可能會加上一些其它功能的腳位。
例如Preset輸入腳、Clear輸入腳或反向資料輸出腳（/Q）。
圖1-13DFlip-Flop閘
如圖1-13所示的DTypeFlip-Flop，有一支資料輸入腳（Datain）及一支時脈訊號輸入腳（ClockIn）。
還有一支正向資料輸出腳，及一支反向資料輸出腳。
"
D"
的意義為Outputduplicatestheinputafteraclockedgetriggersit。
在時脈訊號正向上昇邊緣觸發之後，複製輸入腳的邏輯電壓值到輸出腳。
由以上說明，DTypeFlipFlop，可以被當成一個記憶體單元。
因為輸出腳，會一直記憶現在的邏輯值，直到下一個觸發訊號的來臨。
下一個觸發訊號的來臨，才會改變輸出腳的邏輯值。
這樣的特性，如同一個記憶體單元。
正反器還有其它型式，如TType及J-KType等等，此章節不多作說明。
請讀者參考其它相關書籍。
這一章節，用以上簡單的介紹，引導第一次學習的工程師，進入半導體測試的領域。
這樣的內容，並不能涵蓋學習半導體測試，所有應具備的基本知識。
BJT電晶體，MOSFET電晶體，及電子電路的基本原理。
這些需要工程師們，自行自修與自我學習，在往後的學習過程中，會有無比的助益。
第二章半導體測試基本概念
半導體產品，一般稱為積體電路。
英文稱為SemiconductorDevice。
Device在中文意義為『設備』或『裝置』。
然而對『設備』或『裝置』一詞，通常情況下，是對整體的機械設備，作翻譯與解釋。
而Device在半導體測試領域裡，指的是半導積體電路而言，通常都用IC來稱呼。
如果將Device，直接翻譯為設備，較不恰當。
因此，本書往後，直接用英文Device稱乎，而不翻譯它。
這個章節，會從測試基本用語作介紹。
讓工程師們，對半導體測試，有一番基礎的認識。
並且簡介測試機應俱備的基本功能。
第一節半導體測試用語
■ DUT：
DUT是DeviceUnderTest的縮寫，中文直稱為待測物。
有時，也稱待測單元UUT（UnitUnderTest）。
■ IC接腳（Pin）：
IC設計者，會利用接腳傳遞訊號，這些接腳英文稱為Pin。
積體電路裡，有各種不同用途及功能的接腳。
例如訊號腳，它包括輸入腳（InputPin）、輸出腳（OutputPin）、三態腳（Tri-StatePin）、雙向腳（Bi-directionPin）等。
電力腳，包括電源供應腳（PowerPin）及接地腳（GroundPin），此兩種接腳，不屬於訊號腳。
訊號腳與電力腳，主要的不同在結構上的差異。
此差異，一般會在半導體設計書籍中，詳加介紹。
如下分類逐一說明：
◇ 輸入腳（InputPins）：
輸入腳，可以想像它是介於外部訊號和內部邏輯電路的一種緩衝裝置。
輸入（Input）"
一詞，意味著將某一電壓值，供應到輸入接腳上，並且傳遞一個邏輯訊號0或1，到Device內的邏輯電路。
◇ 輸出腳（OutputPins）：
如同輸入腳一樣，可以把它當成外部環境與Device內部邏輯電路的緩衝器。
輸出腳，必須提供正確的電壓，由此電壓來判定是邏輯1或邏輯0。
同時，也必須提供IOL/IOH的電流量。
IOL（OutputCurrentinLow）是輸出腳在代表邏輯值0時，所容許的最大電流值。
IOH（OutputCurrentinHigh）是輸出腳在代表邏輯值1時，所容許的最小電流值。
後面的章節，會有專章詳細說明，這些測試用語。
如VIH、VIL、VOH、VOL等等。
◇ 三態輸出腳（Three-StateOutputPins）：
此種輸出腳，除了具備一般輸出腳的功能之外，還具備開關的能力。
所謂開關的能力，是可以讓三態腳，處於高阻抗的狀態（HighImpedanceState）。
而高阻抗狀態，就是其輸出電壓小於VOH，且大於VOL的值。
英文還有另一種稱乎，叫做Tri-State。
◇ 雙向腳（Bi-DirectionalPin）：
雙向腳，可以具備一般輸出腳及輸入腳的功能之外。
如三態輸出腳一樣，具備開關的能力。
■ 電力腳（PowerPin）:
電力腳，包括電源供應腳（PowerPin）及接地腳（GroundPin）。
CMOS電路的電源供應腳，稱為VDD。
TTL電路的電源供應腳，稱為VCC。
TTL電路，稱VSS為接地腳。
然而，訊號腳與電力腳的不同，主要在於結構上的差異。
◇ VCC腳:
TTL電路的電壓源供應腳。
◇ VDD腳:
CMOS電路的電源供應腳。
◇ VSS腳:
此種電力腳，會使電路形成一種迴路的接腳。
VSS在TTL電路及CMOS電路皆有使用。
◇ 接地腳（Ground）:
接地腳的主要目的，是連接訊號腳與測試系統的參考點（或VSS腳）形成迴路，或者讓其它電子迴路接點，與測試系統的參考點（或VSS腳）形成迴路。
如果一個Device，只有一支電源供應腳的時候，VSS腳通常被稱乎為"
Ground"
。
第二節 半導體測試
半導體測試的主要目的，是利用測試機執行被要求的測試工作。
並保證其所量測的參數值，是符合設計時的規格。
而這些規格參數值，一般會詳細記錄於的規格表內。
待測物的規格表，英文稱為DeviceSpecifications。
一般測試程式會依測試項目，區分成幾種不同的量測參數。
例如直流測試（DCTest）、功能測試（FunctionTest）、交流測試（ACTest）。
直流測試，是驗證Device的電壓與電流值。
功能測試，是驗證其邏輯功能，是否正確的運作。
交流測試，是驗證是否在正確的時間點上，運作應有的功能。
測試程式，是用來控制測試系統的硬體。
並且對每一次的測試結果，作出正確（Pass）或失效（Fail）的判斷。
如果測試結果，符合其設計的參數值，則Pass。
相反地，不符合設計時，則為Fail。
測試程式，也可以依測試結果及待測物的特性，加以分類。
這個行為，英文稱為「Binning」。
有時也稱為「Sorting」。
一顆微處理器，在200MHz的頻率之下運作正常，可以被分類為A級「BIN1」。
另一顆處理器，可能無法在200MHz的頻率下運作，但可以在100MHz的頻率下運作正常，它並不會因此被丟棄。
可以將它分類為B級「BIN2」。
並且將它賣給不同需求的客戶。
測試程式，除了能控制本身的硬體之外，也必須能夠控制其它的硬體設備。
分類機（Handler）、針測機（Prober）等。
此設備具有機械手臂或類似機構，可以拿起及放下待測物（此待測物一般是已封裝好的積體電路）。
其拿起的位置及擺放的位置，可以藉由程式來控制。
針測機（Prober），也可以稱呼它為晶圓針測機，Probe英文字意為探針，探測的意思。
但WaferProber設備，並不具備探測的能力。
它只是將晶圓片，載入機台內，並將晶圓片與測試頭的測試探針，做正確的接觸，以便執行測試的工作。
測試程式，必須能夠收集測試結果。
並將結果，以統計的方式或其它方法，形成測試報告。
讓產品工程人員能夠依此報告，改善製程良率。
然而，對半導體測試而言。
什麼是正確的測試方法呢?
時常有人提到，這個問題。
很不幸地，正確的測試方法，並沒有唯一的定義。
而且，也沒有最佳的標準答案。
對某一種狀況的滿足，並不足以滿足其他的狀況。
有許多因素，會影響測試程式的開發。
以下，我們將舉出幾種因素及目的，分別加以探討。
開發測試程式之前，首先要了解測試的目的?
測試的時機?
測試的需求等等。
這樣才會開發出最適合的測試程式。
以下逐一說明。
■ WaferTest：
所謂的WaferTest。
是說Device還排列在晶圓片上，尚未切割前，所進行的測試過程。
WaferTest是半導體製作過程中，將Device區分為好品或壞品的第一次測試。
因此，被稱為WaferSort或DieSort。
有時，也簡稱為CPTest。
英文的Die，代表單一顆粒的用詞，與實際原字意不相同。
Wafer英文原字意為薄餅，用來代表晶圓片。
■ PackageTest：
Wafer被切割成一顆顆的裸晶Dice（複數），並且將每一顆裸晶Die（單）封裝成Package形式。
封裝好的Device成品。
經過PackageTest測試過程，以確保封裝的過程是否正確。
並且保證Device，仍然符合設計上的要求。
PackageTest，有時候也稱為FinalTest（簡稱FTTest）。
■ QualityAssuranceTest：
品質確認測試。
以單顆Device為測試對象，確保PackageTest可以正確執行。
■ DeviceCharacterization：
Device特性驗證。
是針對單一Device而言，測試其參數的極限值。
此種測試目的，稱為特性驗證測試。
■ Pre/PostBurn-In：
Burn-In前與Burn-In後的測試，主要用來確認Burn-In程序不會引起某些參數的偏移。
Burn-In這個程序，可以除掉初期（前期）失敗的顆粒。
所謂初期失敗的顆粒，是這些顆粒製造時，有一些暇庛，導致使用時，很快就壞掉而無法使用。
■ MilitaryTesting：
軍規測試，屬於比較嚴格的效能測試。
一般會橫跨高溫與低溫的測試。
一般概念中，軍規測試的條件，會比較嚴謹。
■ IncomingInspection：
進貨檢驗。
一般IC使用者，會在採購進貨時，所作的檢驗測試。
確保使用前是良品。
■ AssemblyVerification：
組裝驗證。
所謂的組裝驗證，就是將IC，利用SMT設備或手工方式，焊接到PCB板上之後，所進行的功能驗證程序。
■ FailureAnalysis：
失效分析（FailureAnalysis）的主要目的，是探討失效造成的原因。
以便提出改善方法，增加其信賴度。
失效分析的過程當中，通常會藉助測試系統與程式，在某些特殊條件與狀況下，來執行測試的程序。
第三節 測試機台的基本功能
一般測試機台，會依據測試的對象，作專屬的功能設計。
例如記憶體測試機，在開發記憶體測試程式時，會提供比較多關於記憶體測試所需要的功能及測試便利性的考量。
因此，各種不同的測試機台，會有不同功能的設計。
■ 高效能測試機具備的幾點特性
（1） HighlyAccurateTiming：
具備高精密度的時序電路。
（2） LargeVectorMemory：
具備較大的測試向量記憶體容量，可減少測試向量，重新載入的次數。
（3） MultiplePMUs：
多重PMU量測單元。
具備平行處理能力，以減少直流測試項目的測試時間。
（4） ProgrammableCurrentLoads：
可程式化的電流負載。
可簡化測試系統的硬體設計。
並且增加彈性。
也稱為DynamicLoads或ActiveLoads。
（5） TimingandLevelperPin：
每一根測試通道（Channel），皆具備時序與準位的設定，還有驅動能力的選擇。
使得程式的開發更加容易，並且可減少測試時間。
■ 低成本測試機的特性
（1） LowSpeed/LowAccuracy：
低速及低精準度的特性。
有時無法滿足IC測試規格上的要求。
（2） SmallVectorMemory：
具備較少的測試向量的記憶體容量，測試向量重新載入的次數會比較多。
（3） SinglePMU：
單一PMU量測單元。
在直流測試時，只能依次序量測。
因此，在單項量測時，所花的時間會比較久。
（4） SharedResources（Timing/Levels）：
時序及準位，採用共享資源的方式。
這樣的設計，在測試程式開發上，是比較複雜且不容易開發的。
測試時，所需要的測試時間，也會比較長。
成本這個因素，通常是用來決定，是否測試的最後關鍵。
測試程式，對程式開發工程師而言，基本上，是建立在特殊的需求上。
過去的經驗中，售價會影響測試項目與內容。
測試程式開發之前，測試工程師，必須考慮到每一個測試項目的各種狀況，以便找出一個最佳的解決方案。
通常在測試程式設計上，沒有對與錯的問題，只有適合與不適合的問題。
■ 測試系統
測試系統，是由電子電路及機械結構，所組合而成的一種裝置。
被用來模擬各種環境，並檢測IC是否仍能正常運作的一套系統。
一般稱為ATE（AutomatedTestEquipment）。
所有的硬體，皆由電腦所控制。
它可以執行一連串的指令，這些指令的集合，稱為測試程式。
測試系統，必須要能夠提供正確的電壓、電流、時脈訊號等等條件。
並且，監測每一次測試項目的回應值。
測試系統，會比較每一次測試的結果，與事先定義的期望值是否相符。
並加以判斷，IC是正常（Pass）或失效（Fail）。
通常情況下，測試系統是由電源供應器、量測器、訊號產生器、測試向量產生器等硬體，所組合而成。
圖2-1
圖2-1，說明一般測試系統俱備的基本模組。
目前，有很多新的測試系統，提供更多的功能。
圖中的CPU是扮演系統控制器的角色。
它是一部具備微處理器的電腦，可以控制測試系統。
並且提供資料進出測試系統的能力。
目前，大部份新的測試系統，具備網路介面能力，以便能與外界進行資料的交換。
DC子系統，包括DPS（DevicePowerSupplies）、RVS（ReferenceVoltageSupplies）和PMU（PrecisionMeasurementUnit）。
DPS會供應電壓及電流，給待測物的電源接腳PowerPin（Vdd/Vcc）。
RVS具備提供邏輯準位參考電壓，以便判斷是否為邏輯0或邏輯1。
並具備比較電路，以便與這些VIL、VIH、VOL、VOH的電壓設定值作比較。
低成本或舊式測試系統，只具備極少數量的RVS供應器。
所以只能供應有限數量的輸出入邏輯準位。
當測試系統的測試通道（TestChannel），以分享或共用的方式提供資源時（例如RVS），這種結構，稱之為資源分享式結構（SharedResource）。
有些測試系統，標榜具備PerPi
升级会员 