Quartus ii的设计流程Word格式文档下载.docx

Quartus ii的设计流程Word格式文档下载.docx

《Quartus ii的设计流程Word格式文档下载.docx》由会员分享，可在线阅读，更多相关《Quartus ii的设计流程Word格式文档下载.docx（16页珍藏版）》请在冰豆网上搜索。

打开QuartusII,选择菜单File->

New。

选择VerilogHDLFile，如图4-1所示。

输入源程序，如图4-2所示。

2）文件存盘。

选择File->

SaveAs命令，找到已设立的文件夹F：

\cnt10b，存盘文件名应与实体名一致，存盘为CNT10.v。

当出现语句“doyouwanttocreate…..”的对话框，选择“是”自动创建工程。

这里先选择“否”，即暂时不创建工程流程。

下一步手动创建工程。

2、创建工程

1）选择菜单File->

NewprojectWizard命令，即弹出工程设置对话框。

出现对话框如下

单击此对话框右侧的“…”进行设置，第一行的D：

\cnt10b表示工程所在的工作库文件夹，第二行的CNT10表示此项工程的工程名，第三行是当前工程顶层文件的实体名。

2）将设计文件CNT10.v添加入工程中。

点击上图的“…”按钮，在弹出的对话框中选择CNT10.v文件。

单击“Add”按钮，结果如图4-4所示。

3）选择目标芯片

器件选择Cyclone系列中的EP1C6Q240C8。

也可以从主菜单Assignments的下拉菜单中点击Device目标芯片设置窗口。

4）工具设置，此处不进行设置，点击Next。

图7

5）结束设置

列出了此工程相关设置情况，点击Finish按钮，出现projectnevigator窗口，显示本工程项目的层次结构和各层次的实体名。

6）关闭与打开工程

closeproject。

Openproject。

二、全程综合与编译

选择Processing->

startcompilation，等待一段时间，跳出对话框提示编译成功或有错误，并在信息栏显示错误信息。

三、仿真测试

1）打开波形编辑器

new,选择vectorwaveformfile。

2）设定仿真时间区域

在Edit->

endtime，在弹出的窗口time栏处输入50，单位选“us”。

3）波形文件存盘，默认文件名为CNT10.vwf。

4）将此工程CNT10的端口信号名选入波形编辑器中。

View->

utilitywindows项的NodeFinder选项。

点击“list”。

如果希望窗口是浮动的，右键单击此窗边栏，在弹出的小窗口小区“enabledocking”选项。

5）将端口信号名拖入波形编辑器中，拖完信号后可以关掉浮动窗口。

6）按键盘上“CTRL+W”，显示全部仿真时间区域，如图所示。

7）编辑输入波形（输入激励信号）

总线数据格式设置和参数设置

8）仿真器参数设置

9）启动仿真器

提示是否保存，选择“是”，仿真成功后选“确定”。

10）观察仿真结果

按键盘上“CTRL+W”，在全部仿真时间区域内观察波形，并分析波形图显示的逻辑功能是否正确。

四、引脚锁定与硬件测试

打开CNT10命名的工程,应选择File的OpenEditor命令。

选择Assignments->

assingnmenteditor项，进入下图

Category栏中选择locations，然后双击TO栏的《new》，选择NodeFinder。

在出现的对话框左边框中选择需要锁定的端口信号名，这些信号跳到右栏，单击OK按键后，这些信号名即进入信号编辑栏。

接着在表框中分别键入需要锁定的端口引脚名。

锁定引脚后，必须重新编译，启动Processing->

StartCcomplication，编译完成后可下载配置文件。

5、使用USB编程器下载配置文件

首先安装USB编程器的驱动程序。

安装方法如下图：

选择自己搜索驱动程序。

备注：

若没有正确安装驱动程序，USBBlaster编程器不可选，这时必须到硬件设备管理器中删除打问号的USB驱动程序，重新正确安装。

6、配置文件下载

将编译产生的SOF格式配置文件配置进FPGA中。

在MODE选择JTAG。

编程器选择USBBlaster下载方式。

7、点击“start”将配置文件下载，然后进行硬件测试。