ICT经验手册Word文档格式.docx

ICT经验手册Word文档格式.docx

《ICT经验手册Word文档格式.docx》由会员分享，可在线阅读，更多相关《ICT经验手册Word文档格式.docx（12页珍藏版）》请在冰豆网上搜索。

若有新的元件加入而Library中沒有,則必須儘量發展Library去測試.故必須先取得該元件之datasheet（可從網路上,或RD獲得）,之後根據此datasheet去撰寫Library（如何撰寫Library,不在本手冊範圍,請自行看MANUAL練習,此部份亦為學習ICT之重點）.如果因難度較高,暫時無法寫出,可日後再研究或看廠商那有無現成之Library,但不管如何,親自撰寫Library是提升自己實力之好方法,儘量不要靠廠商,若不得以須廠商之協助,亦要去瞭解才能完全掌握測試.

3.訂定治具製作規格

治具規格應有下列幾項:

1）POWER

2）待測板擺放方向

3）用OPENXPRESS測試之待測IC及CONNECTOR

4）其他之特殊植針及應用

4.與治具廠商洽談

將先前擬妥之規格表帶去與廠商洽談,一般來說,若無特殊規格,加上先前已先準備好規格表,故洽談之速度會很快.

2.程式發展

1.處理CKTFile

1）從廠商獲得CKTFile

程式發展之第一步為獲得CKT,此File為廠商分析我們所給予之CADFile後所產生出來之檔案,而此檔案須做進一步之處理,才可得到一完整之檔案.（為能提前一點時間交貨,我們准許廠商對此File不須做任何修正,如Value,Type,…etc,只要格式正確,元件不漏失即可,而其大部份之修正則由自行發展之軟體執行之,如下所述:

2）利用自動修正程式自動修改原始CKTFile

自動修正程式ict.exe介紹如下:

a）目的:

為減少各Project重覆性人工處理,繁複性之人工編輯動作,減低錯誤並增快程式發展速度,特發展此程式,適用於Genrad及泰瑞達格式.

b）使用:

執行後,會要求輸入三個檔及一個輸出檔（若不輸入路徑,則路徑會default此程式所在之路徑）.

第一個輸入檔（必要）:

為待處理之CKT檔,即前述廠商給予之檔案.

第二個輸入檔（必要）:

BOM檔,程式主要根據此檔之資訊去Modify先前之CKT檔,故此檔案非常重要,一定要正確且最新版.

第三個輸入檔（Option）:

為零件位置資訊檔,描述各元件相對於待測板某點之座標,此程式可將其附加在CKT裏,測試程式產生出來時,會包括此位置資訊在所有元件中,以做為尋找零件位置之另一種選擇.

輸出檔:

經此程式處理後,產生出之目的CKT檔

c）功能:

c-1:

自動填入各元件之Value,Type等.

c-2:

自動判斷OJ或J之元件並修改之.

c-3:

檢察有無漏失之元件.

c-4:

整理同Type元件在同一段,並加註解.

c-5:

其他請自行比較修正前後之差異.

d）注意事項:

此程式處理完畢後,會產生一Log檔,裏面敘述處理完畢後所應注意之事項,由於無法得到完全之BOM格式,故每遇到一新定義時,可能Log檔所述之事項會有誤,如有些C（電容）定義為R,則可能記錄此電容漏失,諸如此情況為極少數,若有發生,照Log檔所述,再人工Check那些元件即可,不用花多少時間.

3）人工最後修正

a）修改及Check上述log檔所述之內容

b）check非標準Type之元件之名稱是否與Library中名稱一致,如一3支腳之二極體,名稱為RB425D,因標準二極體為2支腳,故標準Library無此元件,所以必須發展一Library給此元件,並將其命名為RB425D.其它如電晶體,IC等亦是如此.以下將說明如何修改及check:

b-1）進入genrad軟體中之LIBRARYPAGE中,選LIST將ACL及DTL之目錄顯示出來,以作為判斷該元件有無library及名稱為何.

b-2）比對CKT中之元件（通常為排阻,二極體,電晶體,IC等,當然還有其它,應說只要是自行定義之名稱,都適用）與上述目錄之元件名稱.

b-3）如發現CKT中有名稱與Library不一樣（可能差一,兩個字）,則修改CKT中之名稱,或在Library中再定義一alias與CKT中名稱一樣亦可,若根本無此元件之Library,則如屬digital測試方法方面,則將其名稱改為CONNXXX,其中XXX為該元件之PIN數,但此CONNXXX在DTL中亦必須有定義,改為CONNXXX是讓NailAssignment時能先把各PIN之Nail散開來,以預留日後測試之準備.

若屬Analog測試方法方面,則保留原名稱,因analog測試方法無nailassign之限制.

b-4）以上CKT之名稱,Type已大部份matchLibrary之名稱,做多了,大概就知道那些須修正,那些不須修正了.

c）將CONNECTOR之Type修改為UKXXX,其中XXX為PIN數,經過自動修正程式產生出之CKT檔,有將此資訊填入,但因BOM中顯示此PIN數之格式及位置有些不定,故會有一些有問題,加上一些CONNECTOR在其各PIN之NODENAMELIST中,最後常會加2pinGND,使其pin數不一致,而這些PIN數不一致會導至後面程式產生程序時有error產生,故須在這裏就要check並解決,否則到後面還是須修正.

d）四支PIN之單電感須將其後兩PIN（通常為GND）去掉,雙電感則須將其拆為2電感表示,或另外定義Library.

e）100歐姆以下電阻,用6線測試,須加SIXR參數.

f）從電路圖中找出極性電容,並將CKT中相關電容之TypeC改為CP1.

g）刪除一些無關緊要且定義不全之Type.

4）用Filter.exe做電容並聯處理

CKT中之電容很多都是並聯電容,若不事先加以處理,則在程式產生後須花更多時間處理,以避免重複測試.

Genrad提供一軟體filter.exe專為處理此問題,執行此程式後,選1,之後輸入欲處理之CKT,如無問題則產生一新CKT（原檔名.fil）及一記錄各並聯電容資訊檔ATX.fil.

P.S.輸入之CKT中Value區段之Keyword要為"

%VALUE;

"

不可加入其它字,否則程式會無法處理.若此程式正常處理,則有一符號"

|"

會不停轉動,結束後自動跳出,若"

靜止不動,則表不正常.

5）結論:

經過上述之CKT修正後,相信已得到一完整漂亮（說的技術一點就是在自己控制之下）之CKT了,程式發展花最多時間,也是最緊迫時候（因關係到給治具廠繞線檔之時間）已過去了,往後之程式產生就簡單多了.

P.S.以上CKT修正,若有覺得須再修改地方,可於nailassign後,尚未以Target模式再產生CKT時,再修改亦可,因此時產生之測試程式才是真正需要的.

2.程式產生步驟

此部份為Genrad軟體之程式產生標準程序,在此只做概要敘述,詳細請參閱GR228XTestProgramGenerationManual.

1）進入ATGPAGE

a）首先設定Circuitprepare[YES],IDDprepare[YES],Crossreference[YES],ACLusr[Y]ACL=（填入路徑及檔名）,DTLusr[Y]DTL=（填入路徑及檔名）,其餘選No.

b）按RUN後,會開始第一階段之程式產生步驟,如有問題,則參閱產生之.err檔,當中會指出CKT錯誤之地方,修改完畢後重新RUN,一直到無error為止.

c）進入POWERPAGE,依據之前（第一部份,程式發展準備）分析之POWER規格輸入,會得到一ATX檔及.fwi檔（此檔為POWER繞線檔,給廠商之繞線檔之一）.

d）將欲加入各BURST之Digitalstatement,加在ATX檔中,如Digital測試時最好將系統之ClockDisable,此時可將此disable敘述加入.

e）選Analogtestgen.[YES],Digitaltestgen.[YES],Mergetestprograms[YES],Test_Xpresstestgen.[YES],Nailstate[TEMPORARY],ATLusr[Y]ATL=（填入路徑及檔名）,DTLusr[Y]DTL=（填入路徑及檔名）,Contacttest[YES],ATOusr[Y]ATX=,其餘選No.

f）按RUN後,經過一段時間會產生出.tpx檔,此時測試程式雛型已出來了.

2）進入NAILASSIGNMENTPAGE

此PAGE會要求輸入.DPI檔（此檔為產生OPENXPRESS繞線檔.DPR之依據）,請自行建立此檔,OPENXPRESS一般都是用OFM/B,如用兩片,則.DPI內容最少須輸入兩個,如U5191;

U3633;

如用一片,則只須輸入一個待測元件,如U5191;

其中U519,U36各為待測元件之一,1則代表第一片OFM/B之啟始CHANNEL,33則代表第二片OFM/B之啟始,這樣才能讓NAILASSIGNMENT軟體知到須用到幾片OFM/B,而產生出相對應之.DPR檔.

其它就無特殊之處,依一般設定各項參數後,按RUN,如無error則會產生一些繞線資訊,其中廠商製作治具須要之檔案為.nar及.dpr檔.

至此已告一段落,須給廠商製作治具之檔案有三:

.fwi

.nar

.dpr

將上述檔案給廠商後,廠商就可製作治具,在等待廠商交治具給我們這段期間,不是我們就沒事做了,請看以下敘述.

3）再進入ATGPAGE

Nailassign後,原.tpx會被修改成為.tpg,這已經可說是測試程式了,不過還是要再跑一次完整ATG,因Nailassign後產生之.tpg雖nailnumber已改為nailassign後之nail,但其註解之nailnumber則未改,且格式亦較不整齊,故須再RUN一次,此時則將上述合起來一起做,不一樣地方為Nailstate須選TARGET.如此產生出之.tpg才是真正之測試程式,但此程式還是須經過如下之修正.

3.修正產生出來之.tpg測試程式

由於Genrad程式產生軟體,目前並不是很成熟（以後新版應會改進,果真如此,此部份工作就可減輕了）,故產生出之程式在很多地方須人工修正,加上一些須人工加入之測試項目或一些程式產生雖正確,但為配合目前此MODEL之應用而須做之修正,須修改之地方很多,若此時不做,而留到Debug時再做,則須花更多時間解決,影響上線測試時間,故一個觀念是,能在OFF-LINE時分析並處理之動作,一定要先做,不要留到Debug時做,此部份通常亦須花較多時間處理,但時間絕對足夠,因治具製作這段期間皆可利用（約10~14天）,做得越徹底,Debug時花的時間越短,通常只要治具沒什麼問題,一天內程式Debug應可完成,否則就是OFF-LINE時做得不夠.以下將敘述該修改並注意之地方:

1）刪除一些空白過多之部份及一些無關緊要之註解（如在電容測試Statement上常有"

/*THISFORMATTESTWILLEXECUTEWITHOUTNEEDING**TOHAVETHEBRANCHSTATEMENTSREMOVED.*/"

）,使程式架構看起來較整齊,不會太亂.

2）修改R,C之測試所給之Stim電壓:

通常是200mv,但產生出來之程式有一些為1V,根據經驗必須將其改回200mv測試才會穩定.

3）CheckR,C之DLY,RDLY參數:

常會有一些此參數高達500M,根據經驗,這些大部份都必須修改,建議為若看到10M以上之參數,一律改為1M,等上線Debug時再依實際狀況調整參數值,以降低測試時間.

4）將Guard全部拿掉:

等上線Debug時再依實際狀況加Guarding.

P.S.觀念:

可不加Guard而能通過測試,則儘量不須加Guard.

5）修改電容測試TYPE:

電容值1U（不含）以下,用CPType測試,1U（含）以上用CSType測試,產生出來之程式很多都不是如此,要更正.

6）Check極性電容測試端點:

正端應在CHA,負端在CHB

7）Check極性電容之BIAS參數:

其測試Statement應有BIAS=300M之參數,如無或BIAS=-300M,則須更正之,另外不是極性電容之Statement若有BIAS=300M之參數,則須去掉.

8）刪除1U（不含）以下之電容放電程式:

程式產生時,只要是0.1U以上之電容均會產生放電程式,以M/B來說將高達100個左右,以執行測試時前後各執行放電程式一次,時間約8秒,這是無法接受的,因此必須精減,其做法如下:

a）打開.rpt檔,裏面記載各元件產生測試程式之敘述,其中一開始就敘述著產生放電測試之電容資訊.

b）將Value值在1U（不含）以下之電容之Nailnumber記錄下來.

c）search.tpg檔案之"

SU_"

使其到放電程式之開頭.

d）依序search之前記錄下來之nailnumber,並將該放電statement區段刪掉.

e）完成.

9）插入並聯電容資訊:

將先前filter產生出之ATX.fil插入至.tpg電容區段之最上方,以利日後查詢並聯電容資訊.

10）插入testability資訊:

用report.exe處理廠商給之testability,產生出一新檔,對照CKT檔找出相對應Nodename之Nailnumber（測試程式之number）,並將此Nailnumber置換原其內之number（FabMaster或其它所編之number）.

11）將上述檔案插入至.tpg之最上方,以便日後查詢.

12）DisableNOTP之元件:

根據上述之testability檔案,預先disable不能測試之元件及去掉NOTP及UNUSE之nailnumberCONTACT測試.

13）分析間接並聯電容:

用GRDBG進入模擬之測試MODE,執行每一電容測試時,用NA或SUR觀察該電容有無透過電感或小電阻成並聯狀態,若有則記錄下來.完畢後,將各組之並聯電容選一個較大值測試,其餘則Disable,並將上述之並聯資訊加入ATX.fil之最後.

此部份須花較多時間及人力,須有耐心,不做或不確實,上線Debug時還是要做且debug時間會加長.

14）人工加入敘述:

加入一些無Library但用人工加入較方便之測試敘述,如量測輸出電壓（如DCtoDC之IC）等.

15）經驗修正:

根據自己經驗,對產生之Digital測試做一些修正.

16）其它:

以上為列舉一些可在OFF-LINE時修正之一些項目,可能無法包括全部,除了上面項目之外,隨各人經驗不同,應會再增加或減少,可視情況修正之.

17）進入模擬測試MODE:

以上之一些動作,須進入測試O.S.之TEST或DEBUGMODE中,但因為OFF-LINE,無法實際進入,但其有提供一模擬ON-LINE環境,其進入步驟如下:

*輸入GRDBG

*Simulator選YES,CLIENT_1=空白,CLIENT_6=%gr228dir%\exe\rtssim

*按RUN即可進入模擬MODE

18）退出模擬測試MODE:

*回到DIAGNOSTICPAGE

*輸入NOGRDBG後,按enter即退出模擬測試MODE

以上一,二項為OFF-LINE分析處理之階段,做得好,往後Debug及維護就輕鬆,反之則反,依我的看法,此兩階段占一Project之80%完成度.

3.程式及治具Debug

做完OFF-LINE之工作後,等到治具到來,就可開始實際驗證程式之正確性及最後修正之工作,此時亦可驗證當治具沒問題時,如OFF-LINE之工作做得好,其實程式只須做少許修正（較花時間為在小電容值之調整）.以下將敘述一些debug之順序及可能遭遇到之一些狀況.

1.debug順序:

debug通常是依程式測試之順序,contact-->

short-->

analog元件-->

power-->

digital元件來進行,但OPENXPRESS根據個人習慣是放至最後才DEBUG.

1）contact及short:

此兩部份是用來確定治具繞線及針點之正確性,唯有先確定治具是沒問題的,程式之debug才有意義,通常此兩部份須花較長時間.此部份完成後通常已解決大部份之治具問題.

2）analog:

包括R,RS,L,C,D,Q（通常放在digital測試）等,此部份為debug程式,偶爾會發現治具繞線問題.

3）power:

此部份為確定power繞線及電壓之正確性,要確定無問題,digital測試才能安全無慮.

4）digital:

包括IC,Q等,此部份為debug程式,偶爾會發現治具繞線問題.

5）OPENXPRESS:

檢查繞線及LEARN值.

2.debug技巧及經驗

1）contact:

a）出現contact之點,如其連接之元件為connector,電容,此些點不適用contact測試,可從contact之SNSlist中將這些點去除.

b）有些點雖接至IC之有效pin,但仍可能有contact發生,此時先確定針點正確後,先記錄下來,若後面之該ICPASS,則表此點無問題,可從contact之SNSlist中將這些點去除.

c）較嚴僅之contact點確認方法為,從元件腳接線出來findpin,或若可直

接touch到元件腳亦可（此治具須為單面且上蓋開放的）

c）其餘處理方式可參閱四.程式及治具維護中有關contact之部份.

2）short:

參閱四.程式及治具維護中有關short之部份.

3）電阻R:

測不準或測不穩時,可採如下方法:

a）swapCHA,CHB.

b）用NA或SUR查看CHB之nail所連接之零件,如有接至75歐姆以上之電阻,電容,二極體等,可GUARD其另一端,通常為電阻優先,其次電容,二極體很少做此動作,只要其中一個成立即可,不須全都GUARD,但有時須同時GUARD幾點,但佔少數,須視狀況而定.

如所連接之元件為低電阻值或電感,則不能直接GUARD,須繼續連串找下去,直到無元件可GUARD或如上述可GUARD之元件Node.

c）若其兩端點有連接電容,可試著調整DLY或RDLY參數,先delay將電容充電後,再測試會得到較準確之測試值.注意增加delay之時間,能越小越好,以能通過測試之最小delaytime為主,以免增加太多測試時間.

d）若須要可調整HI,LOW值以配合實際測試值（可以電錶為主）.

e）查看是否無測點,有可能OFF-LINE時沒有將其disable.

f）都無效,查看針點編號是否正確,及此零件是否正確mount在待測板上.

4）電容C:

測不準或測不穩時,可採如下方法

a）加GUARD,原則同電阻.

b）查看是否為並聯電容,因可能在OFF-LINE時,沒注意到.

c）通常P值之小電容,都須視其實際測到之值調整HI,LOW值.

d）調F（頻率）參數,通常P級用10K,N級用1K,μ級用100,可視情況調整之.

5）二極體:

a）如測到值為2.045V,則可能為CHA,CHB相反,互換nailnumber看看.

b）如測到值太低或太高,調整其HI,LOW值

c）查看是否無測點,有可能OFF-LINE時沒有將其disable.

d）都無效,查看針點編號是否正確,及此零件是否正確mount在待測板上.

二極體Debug較單純,通常只有上述狀況.

6）power:

若fail,參照以下可能情況:

a）通常powersense線不在INTERFACE處連接,而在POWERISLAND處連接,因如此可避免高電流時漏失過多電壓,導致fail,可check此部份是否連接正確.

b）對照.fwi檔,檢視power接線是否正確.

c）檢視欲量測之power點是否正確繞至正確之nail.

7）digital:

a）常用語法:

*LVLA（B）（naillist）:

設定在digital測試時會用到之nail,如測試statement中有用到此naillist中沒有之nail,執行translate時會有error發生.

*VIHA（B）:

設定輸入測試之HI電壓值,如VIHA=5,即設定輸入電壓為5V.

*VILA（B）:

設定輸入測試之LOW電壓值,如VILA=0.1,即設定輸入電壓為0.1V.

*VOHA（B）:

設定輸出電壓之HILEVEL,如VOHA=2.4,表若sense到之電壓>

=2.4V,則視為HI.

*VOLA（B）:

設定輸出電壓之LOWLEVEL,如VOLA=0.8,表示若量測到之電壓<

=0.8V,則視為LOW.

*IC:

INPUTCONNECT,欲DRIVE某點電壓時,須先執行此STATEMENT,使系統DRIVE電路與治具接觸之INTERFACE該點連接起來.

*ID: