《EDA技术》复习期末Word格式文档下载.docx
《《EDA技术》复习期末Word格式文档下载.docx》由会员分享,可在线阅读,更多相关《《EDA技术》复习期末Word格式文档下载.docx(16页珍藏版)》请在冰豆网上搜索。
<
=(>
‘0’);
Q1<
;
………………………
(2)电平触发复位信号
‘1'
3判断下面三个程序中是否有错误,若有则指出错误所在,并给出完整程序。
程序1:
:
…………………
(A,)
B:
;
B<
将“B<
”改成“”
程序2:
a,b,;
c<
将“c<
程序3:
1164;
21
(;
);
将“;
)”改成“)”
2;
将“2”改成“21”
2l
增加“()”
'
0'
应改成“'
”
增加“;
将“”改成“”
二、电路设计应用
【例3-1】2选1多路选择器
图3-121a实体图3-221a结构体
21a
);
21a;
0F21a
()
‘0’
y<
y<
;
3-2图3-16所示的是4选1多路选择器,试分别用语句和语句的表达方式写出此电路的程序,选择控制信号s1和s0的数据类型为;
当s1=’0’0=’0’;
s1=’0’0=’1’;
s1=’1’0=’0’和s1=’1’0=’1’时,分别执行y<
、y<
。
图3-164选1多路选择器
解1:
用语句实现4选1多路选择器
41
(:
s0:
s1:
y:
41;
4141
s0s1:
(10)定义标准逻辑位矢量数据
s0s1<
10;
1相并s0,即s1与s0并置操作
(s0s1)
s0s1="
00"
y<
=a;
01"
=b;
10"
=c;
y<
=d;
解2:
(10)定义标准逻辑位矢量数据类型
s0s1类似于真值表的语句
"
=>
11"
3-7给出1位全减器的描述;
最终实现8位全减器。
要求:
1)首先设计1位半减器,然后用例化语句将它们连接起来,图4-20中是半减器是输出差()是借位输出(1<
y)是借位输入。
图3-191位全加器
c
解(1.1):
实现1位半减器(;
1<
y)
半减器描述
(1):
布尔方程描述方法
(:
:
1
=x(y);
=(x)y;
1;
解(1.2):
采用例化实现图4-20的1位全减器
1位二进制全减器顺层设计描述
调用半减器声明语句
(x,y:
定义1个信号作为内部的连接线。
u1:
(>
>
b);
u2:
c);
=cb;
三、状态机设计应用
【例7-2】根据图7-5状态图,采用型状态机,设计0809采样控制器。
图7-5控制0809采样状态图
0809
(D:
(70);
来自0809转换好的8位数据
状态机工作时钟
系统复位控制
转换状态指示,低电平表示正在转换
8个模拟信号通道地址锁存信号
转换开始信号
数据输出三态控制信号
信号通道最低位控制信号
观察数据锁存时钟
(70));
8位数据输出
0809;
(01234);
定义各状态子类型
0;
转换后数据输出锁存时钟信号
='
1'
当<
,选择模拟信号通道0;
,则选择通道1
()规定各状态转换方式
0=>
<
1;
0809初始化
1=>
2启动采样
2=>
('
)<
31表明转换结束
2;
转换未结束,继续等待
3=>
4开启,输出转换好的数据
4=>
0;
>
'
由信号将当前状态值带出此进程:
1:
()此进程中,在的上升沿,将转换好的数据锁入
Q<
【例7-4】捡测数据11010011,高位在前。
(双进程)
串行输入数据位/工作时钟/复位信号
)检测结果输出
(s012345678);
定义各状态
0设定各状态变量和次态变量
()组合进程,规定各状态转换方式
s0=>
s1=>
s2=>
3;
s3=>
4;
s4=>
5;
s5=>
6;
s6=>
7;
s7=>
8;
s8=>
()时序进程
状态复位到s0
进入下一状态
8'
【例7-7】高位在前的序列11010011捡测器“例7-4(双进程)”改进为单进程状态机。
8<
7-1根据图7-30(a)所示的状态图,分别按照图7-30(b)和图7-30(c)写出对应结构的状态机。
图7-30习题7-1状态图
解:
根据图7-30(a)所示的状态图,按照图7-30(b)单进程状态机端口形式,编写的程序代码如下:
8_16
(20);
(30));
8_16;
(S0123);
S0=>
101"
="
0010"
111"
1100"
S1=>
110"
1001"
S2=>
011"
100"
1111"
S3=>
1101"
1110"
根据图7-30(a)所示的状态图,按照图7-30(c)双进程状态机端口形式,编写的程序代码如下:
()主控时序进程
检测异步复位信号
()主控组合进程
<
不加此句,产生所存不安全
7-3用机类型,写出控制0809采样的状态机。
根据图7-5状态图,采用型状态机,设计0809采样控制器。
(s01234);
3<
1转换结束,1(型)
<
2<
未结束等待,0(型)