数电练习题1119汇总.docx
《数电练习题1119汇总.docx》由会员分享，可在线阅读，更多相关《数电练习题1119汇总.docx（25页珍藏版）》请在冰豆网上搜索。
数电练习题1119汇总
第一章
1.1二进制（10110.01）B，八进制数（706.07）O，和十六进制数（1AF.OF）H按权展开式分别为，和。
1.2把十进制数0.39转换成二进制小数,要求：
（1）误差不大于2-7
（2）误差不大于0.2%
1.3（8C）H＝（ ）D，（11000110）B＝（ ）D＝（）H。
1.4十进制数4.25的二进制数和8421BCD码分别为。
1.5十进制数3.625的二进制数和8421BCD码分别为。
1.6带符号数（+11011）B和（-11011）B的原码，反码和补码分别为、、
和，，。
1.725的8421码是_____________、余3码是___________。
1.8用8421码表示的十进制数65，可以写成（）。
A．65B.[1000001]BCDC.[01100101]BCDD.[1000001]
1.9二进制数101001对应的八进制数为、十六进制数为。
1.10十进制数59对应的二进制数为、8421BCD码为。
1.11根据对偶规则，当某个逻辑恒等式成立时，该恒等式两侧的对偶式也是相等的，现有恒等式，那么根据对偶规则，写出也相等的对应的另一组恒等式________________________。
1.12根据对偶规则，当某个逻辑恒等式成立时，该恒等式两侧的对偶式也是相等的，现有恒等式，那么根据对偶规则，写出也相等的对应的另一组恒等式若，则对偶式＝________________________。
1.13将2013个“1”异或后得到的结果是。
1.14将2012个“1”同或后得到的结果是。
1.15逻辑函数的最小项表达式为。
1.16十进制数3.625的二进制数和8421BCD码分别为。
1.17十进制数（69）D转换成二进制数、八进制数、和十六进制数分别为，
和。
1.18逻辑符号
是门，其逻辑代数式为；
1.19逻辑符号
是门，其逻辑代数式为。
1.20逻辑函数进行异或运算时，若“1”的个数为奇数个，“0”的个数为任意个，则运算结果必为；若“1”的个数为偶数个，0的个数为任意个，则运算结果必为。
1.21将2004个“1”异或起来得到的结果是。
1.22如何将与非门、或非门、异或门当做反相器，画出下列逻辑图的连接方法输入信号为A，输出信号为Y，用下列门电路实现
第二章
2.1逻辑函数表示方法有：
，，和__________。
2.2三态门的“三态”指，和。
2.3已知某电路的真值表如下，该电路的逻辑表达式为（）。
A．B.C．D．
A
B
C
Y
A
B
C
Y
0
0
0
0
1
0
0
0
0
0
1
1
1
0
1
1
0
1
0
0
1
1
0
1
0
1
1
1
1
1
1
1
2.4四选一数据选择器的输出表达式
若用该数据选择器实现,则D0～D3的取值为（）.
A.,B.,
C.D.D0=1，D2=D3=D4=1
2.5若，利用反演定理则＝________________________。
2.6若，则对偶式＝________________________。
2.7用公式法化简逻辑函数
2.8用公式法将化简为最简与或式；
2.9代数化简法化简下式：
2.10下列几种说法中错误的是（）。
A.任何逻辑函数都可以用卡诺图表示
B.逻辑函数的卡诺图是唯一的
C.同一个卡诺图化简结果可能不是唯一的
D.卡诺图中的1的个数和0的个数相同
2.11卡诺图化简法化简下式：
F（A,B,C,D）＝∑m（0,2,4,8,10,12）
2.12用卡诺图法将,化为最简与或式。
2.13用卡诺图化简逻辑函数
2.14化简下列函数，写出最简与或表达式。
（10分）
（1）
（2）
2.15试将逻辑函数F（A.B.C.D）=+用卡诺图化成最简与或式和最简或与式。
2.16试将逻辑函数F（A，B，C，D）=+,用卡诺图化成最简或与式和最简与或式。
2.17试写出图（a）、（b）、电路输出函数F的表达式,说明其逻辑功能。
（a）（b）
2.18试写出下列逻辑图的逻辑代数式。
（每小题5分，共10分）
1、
2
第三章
3.1在下列门电路中，输出端不可以并联使用的是 。
A．具有推挽结构的TTL门电路B．OC门
C．三态门D．CMOS传输门
3.2如图所示为TTL门电路，则Y1、Y2的输出状态分别为是 和 。
A.高电平，高阻态B.低电平，高阻态
C.高电平，高电平D．低电平，低电平
3.3CMOS门电路的特点：
静态功耗 ，噪声容限 于TTL门。
A．很大，低B．极低，高C．很大，高D．极低，低
3.4三极管作为开关元件工作于___________和___________两种状态。
3.5OC、OD门能实现 逻辑功能。
3.6写出图示各逻辑电路出端的逻辑表达式。
（12分）
3.7组合逻辑电路的输出仅与有关，而与原来的状态。
3.8图1、2中电路均由CMOS门电路构成，写出P、Q的表达式，并画出对应A、B、C的P、Q波形
第四章
4.1组合逻辑电路通常由（）组合而成。
A.门电路；B.触发器；C.计数器；D.寄存器
4.2数字电路按照是否有记忆功能通常可分为两类：
和。
4.3在下列电路中，不属于组合逻辑电路的是 。
A．译码器B．数据选择器C．ROMD．计数器
4.43线—8线译码器是（）译码器。
A．三进制B．八进制C．三—八进制D．八—三进制
4.5编码器是可以对2n个事件用n位二进制进行编码的器件，在多个事件同时有效的情况下，普通编码器的输出时错误的，为了解决这个问题，引入了优先编码器，优先编码器CD4532使能端有效的情况下，若I1、I4、I6同时有效，输出的编码为（）
A.000B、001C、100D、110
4.6试分析图示由1位全加器及与或门组成的电路，写出其输出F的方程式，并说明其功能。
（10分）
4.7用二片3线—8线译码器实现逻辑函数F=AB+CD。
4.8用3线—8线译码器实现全加器。
4.9设计一个A、B、C三人表决电路，以表决某一提案是否通过，如多数赞成，则提案通
过，同时A有否决权。
4.10某雷达站有3部雷达A、B、C，其中A和B功耗相等，C的功耗是A的2倍。
这些雷达由两台发电机X和Y供电，X的输出功率等于A的功耗，Y的输出功率是X的3倍。
试设计电路，可以根据雷达的开闭，以节约电能的方式起停发电机。
4.11用3/8线译码器74LS138和必要的门电路设计三变量的多数表决电路。
当输入变量A、B、C有2个或2个以上为1时输出为1，输入其他状态时输出为0。
4.12如图所示为74LS138的外部管脚图，S1、、为片选信号端，输出低电平有效。
4.13用2片74LS138译码器实现4线-16线译码器
4.14图为由八选一数据选择器构成的组合逻辑电路，图中a1a0b1b0为两个二位二进制数，试列出电路的真值表，并说明其逻辑功能。
（12分）
4.15用八选一数据选择器实现逻辑函数F=。
（10分）
4.16某电路如下所示，试分析其功能。
要求写出真值表和逻辑表达式。
4.17试用3线—8线译码器74LS138和门电路实现下列函数。
（10分）
Z（A、B、C）=AB+C
4.18某组合逻辑电路的输入、输出信号的波形如图3所示。
1）写出电路的逻辑函数表达式；
2）用卡诺图化简逻辑函数；
3）用8选1数据选择器74HC151（图4所示）实现该逻辑函数。
图3图4
4.19由译码器74HC138和逻辑门电路组成的电路如图5所示，试写出输出和的逻辑表达式并化简。
图5
4.20用4片74HC151实现32选1的数据选择器,
画出完整的设计图
分析各逻辑电路，要求写出真值表、卡诺图，并由此得到逻辑表达式。
…
图4图5
A
B
C
F1
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
A
B
C
F2
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
第五章
5.1在同步工作条件下，JK触发器的现态Qn＝0，要是它的Qn＋1＝0，则应使 。
A．J＝×，K=0B．J＝0,K＝×C．J＝1,K＝×D．J＝K＝1
5.2一个触发器可以记忆种状态，则五个触发器可以记忆的状态共个。
5.3D触发器的状态方程是_________________;JK触发器的状态方程是_________________;
5.4已知负边沿JK触发器JK的波形图，试绘出输出信号Q和的波形图。
（设初态为0）
5.5已知CP波形，试画出在CP信号下各触发器输出端的电压波形，要求有适当的步骤。
（设触发器初态为0）
5.6试写出下图所示电路的特征方程，并说明它是何种功能的触发器。
5.7电路如图2所示，试在图中画出Q2、Q1的波形，设两个触发器的初始状态均为0。
图2图3
5.8从结构RS触发器各输入端的电压波形如下图所示，试分别画出RS触发器输出端Q及Q的波形。
（共计8分）
5.9TTL集成JK触发器正常工作时，其和端应接电平。
5.10用T触发器和异或门构成的某种电路如图5（a）所示，在示波器上观察到波形如图5（b）所示。
试问该电路是如何连接的？
请在原图上画出正确的连接图，并标明T的取值。
第六章
6.1在下列电路中，不属于时序逻辑电路的是 。
A．计数器B．寄存器C．全加器D．分频器
6.2为了把串行输入的数据转换为并行输出的数据，可以使用。
A.寄存器B.移位寄存器C.计数器D.加法器
6.3为了把并行输入的数据转换为串行输出的数据，可以使用。
A.寄存器B.移位寄存器C.计数器D.数据选择器
6.4在下列电路中，不属于时序逻辑电路的是 。
A．寄存器B．移位寄存器C．译码器D．计数器
6.5米利型时序逻辑电路的输出。
A.只与当前输入信号有关B.只与内部状态有关
C.与输入信号和内部状态都有关D.与输入信号和内部状态都无关
6.6摩尔型时序逻辑电路的输出。
A.只与当前输入信号有关B.只与内部状态有关
C.与输入信号和内部状态都有关D.与输入信号和内部状态都无关
6.7同步时序逻电路和异步时序逻电路比较，其差别在于后者（）
A.没有触发器B.没有统一的时钟脉冲控制
C.没有稳定状态D.输出只与内部状态有关
6.8已知时钟脉冲频率为，欲得到频率为0.2的
升级会员 