计算机组成原理题目Word文档格式.docx
《计算机组成原理题目Word文档格式.docx》由会员分享，可在线阅读，更多相关《计算机组成原理题目Word文档格式.docx（50页珍藏版）》请在冰豆网上搜索。
C.防止运算时产生溢出
10
（）
B.保证运算结果正确性
D.增加数据的表示精度
•某计算机字长8位，采用补码数据表示。
两个有符号整型变量x=63该机中执行算术运算x+y后得到的结果及相应的溢出标志位OF的值分别为
A.1FH,0B.20H,0C.1FH,1D.20H,
11.在CPU中，程序计数器PC用来存放（）
;
STRr0,[r1]
r1容所指主存
r2中的容为（）
y=31，在
1
A.现行指令
B.下条指令
C.操作数的地址
D.下条指令的地址
12.以下关于DMA控制器和CPU关系的叙述中，错误的是
A.DMA控制器和CPU都可以作为总线的主控设备
B.DMA控制器和CPU都要使用总线时，CPU优先级更高
C.CPU可通过执行I/O指令来访问DMA控制器中的寄存器
D.CPU可通过执行I/O指令来启动进行DMA传送的设备
13.关于浮点数的下列描述中，不正确的是（）
A.阶码的位数决定数据表示的围
B.尾数的位数决定精确度
C.围扩大的同时精确度也随之增加
D.机器零不唯一
14.关于Cache的更新策略，下列说确的是（）。
A.读操作时，写直达法和写回法在命中时应用
B.写操作时，写回法和按写分配法在命中时应用
C.读操作时，写直达法和按写分配法在失效对应用
D.写操作时，按写分配法、不按写分配法在失效时应用
15.DMA方式的接口电路中有程序中断部件，其作用是
A•实现数据传送
B.向CPU提出总线使用权
C.向CPU提出传输结束
D.发中断请求
二、填空题
2•有效信息为1100，生成多项式G（x）=1011,则有效信息的CRC码为
3.串行总线一般用于的数据传输，并行总线则主要用于数据传输。
4•一个具有24位地址和8位字长的存储器，该存储器能存储字节信息，若存储器由4MX1位的RAM芯片组成，需要片。
5.十进制数65789对应的IEEE75432位浮点数为H
三、综合题
1.为什么要采用校验码？
2.假定主存和Cache之间采用直接映射方式，块大小为16B。
Cache的数据区容量为
64KB，主存地址为32位，按字节编址，数据字长32位。
要求：
说明主存地址分成哪几
个部分，每部分各几位？
计算Cache有多少行？
容量多大？
3.某计算机有变址、间接和相对等四种寻址方式，设指令由操作码、寻址方式特征位和地
址码三部分组成，且为单字长指令。
设当前指令的地址码部分为001AH，正在执行的指令
所在地址为1F05H，变址寄存器中的容为23A0H，根据要求完成下列填空：
已知存储器的部分地址及相关容如下：
⑴当执行取数指令时，如为变址寻址方式，则取得操作数为
（
）H;
⑵如为间接寻址，取出的数为（
⑶当米用相对寻址时，有效地址为（
一、单选题
1•下列是定点数不恢复余数除法中的相关操作：
①除法过程中的左移②除法过程中的加/
减操作③余数校正则运算过程中可能出现溢出错误操作的是（）
A.仅①
B.仅②
C.②、③
D.①、②
2.若指令地址码为Ad，则相对寻址方式下操作数的有效地址为（）。
A.Ad
B.M[Ad]
C.R[Ad]
D.（PC）+Ad
3.中断向量地址是。
A.子程序入口地址
B.中断服务程序入口地址
C.中断服务程序入口地址的地址
D.中断返回地址
4.某计算机字长8位，机器数11111111对应的十进制真值不可能是（）
-1A.
B.127
-0C.
-128D.
5.通用寄存器是指具有多种功能的寄存器。
从CPU部寄存器的功能来看，通用寄存器一
定不能替代下列寄存器的功能（）
A.变址寄存器
B.基址寄存器
C.地址寄存器
D.指令寄存器
6.CPU可直接访问的存储器是（）。
A.虚拟存储器
B.磁盘存储器
C.磁带存储器
D.主存储器
7•异步控制常用于作为其主要控制方式。
A•在单总线结构计算机中访问主存与外围设备时
B.微型机的CPU中
C•硬布线控制器中
D•微程序控制器中
8.在中断接口电路中，向量地址可通过送至CPU。
A.地址线
B.数据线
C.控制线
D.状态线
9.某计算机字长8位，两个有符号整数[x]补=44H,[y]补=DCH，在该机中执行算术
运算x+2y后得到的结果及相应溢出标志位OF的值分别为（）
A.32H,0
B.32H,1
C.FCH,0
D.FCH,1
10.下列有关指令周期的叙述中，错误的是（）。
A.指令周期的第一个阶段一定是取指令阶段
B.乘法指令和加法指令的指令周期总是一样长
C.一个指令周期由若干个机器周期或时钟周期组成
D.单周期CPU中的指令周期就是一个时钟周期
11.下列是关于相容性和互斥性微操作的描述：
①能在同一CPU周期中并行执行的微操作
一定是相容性微操作；
②不能在同一CPU周期中并行执行的微操作一定是互斥性微操作；
③能在同一时钟周期并行执行的微操作一定是相容性微操作；
④不能在同一时钟周期并行
执行的微操作一定是互斥性微操作上述描述中正确的是（）。
A.①、②、③
B.①、②、④
C.②、③、④
D.①、③、④
12.设某程序执行前r0=0x11223344。
r仁0x100;
STRr0,[r1]
LDRBr2,[r1]（从r1容所指主存
若数据在主存中按小端模式存放，则r2中的容为（）
13.寄存器中的值有时是地址，有时是数据，它们在形式上没有差别，只有通过（）才能识
别它是数据还是地址。
A.寄存器编号
B.判断程序
C.指令操作码或寻址方式位
D.时序信号
14.关于动态存储器刷新的下列描述中不正确的是（）。
A.按行刷新
B.刷新地址来自CPU输出的地址
C.分散刷新速度慢
D.集中刷新存在存储访问死时间
15.假定指令的执行依次为取指周期、译码/取操作数周期、执行周期和写回周期。
指令的
顺序寻址只能在下列哪个周期实现（）
A.取指周期
B.译码/取操作数周期
C.执行周期
D.写回周期
二、填空题
1.对存储器的要、、，为解决这三者的矛盾，计算机、采用体系结构。
2.用8KX8位的EPROM芯片组成32KX16位的只读存储器，按字节编址，数据寄存器最少应有位，地址寄存器最少应有位。
3.主机存容量为16MB,Cache的容量16KB，每块8个字，每个字32位。
Cache按四
路组相联映像（即Cache每组包含4个字块）组织，设Cache的初态为空，CPU依次从主存第0、1、2、….99号读出100个字（主存一次读出一个字），并重复此次序读8次，问命中率为。
4.计算机的主存地址空间大小为64MB，采用字节编址方式。
其cache数据区容量为4KB,采用4路组相联映射方式、LRU替换和回写（writeback）策略，块大小为64B。
该cache的总容量有位。
5.假设一个同步总线的时钟频率为100MHZ,总线带宽为32位，每个时钟周期传输一个字
长的数据，该总线的最大数据传输率为MB/S，若要将总线带宽提高一倍，可将数据总线增
加到位或讲总线时钟频率增至MHZ，或每个时钟周期传输个数据。
三、综合题
1.下图为实现原码一位乘法的硬件逻辑图。
图原码乘法的逻辑实现
图中寄存器R0存放部分积，寄存器R1存放乘数，控制电路产生乘法执行过程中的移
位和计数功能。
设被乘数凶原=x0x1x2x3x4x5,乘数［y］原=y0y1y2y3y4y5,根据原码一
位乘法的运算法则，回答下列问题：
1）乘法开始执行时，R0、R1、a、b的初始分别为多少？
2）R0和R1除具有数据寄存功能外，还必须有什么功能？
3）要得到正确的结果，图中还需要增加什么功能的电路？
3•分别给出具有下列要求的程序或程序段的示例：
对于数据的访问，几乎没有时间局部性和空间局部性。
对于数据的访问，有很好的时间局部性，但几乎没有空间局部性。
对于数据的访问，有很好的空间局部性，但几乎没有时间局部性。
对于数据的访问，空间局部性和时间局部性都好。
_±
J/
1.若机器数11111111对应的值为零，则对应的机器数为（）
A.原码
B•反码
C.补码
D.移码
2.下列叙述中是正确的。
A•程序中断方式中有中断请求，DMA方式中没有中断请求
B•程序中断方式和DMA方式中实现数据传送都需中断请求
C.程序中断方式和DMA方式中都有中断请求，但目的不同
D.DMA要等到指令周期结束时才进行周期窃取
3.在某8位采用单符号补码数据表示的计算机中，已知凶补=0.1001,[Y]补=1.0101,
则计算完XY并完成商校验后，商寄存器的值为（）
A.11110011
B.11111101
C.10000011
D.10000001
4.某计算机字长8位，ALU采用SN74181实现，两个无符号数x=69,y=38在该
机中执行x-y运算时ALU减数输入端和最低进位位输入端的值分别为（）
A.00100110,0
B.11011001,1
C.00100110,1
D.11011001,0
5.设PC、AR、IRA、DR、Ri等分别表示CPU中的程序计数器、地址寄存器、指令寄存
器中的形式地址字段、数据缓冲寄存器和通用寄存器。
①-④表示四项操作：
DR（IRA）③Ri（DR［④AR（Ri）从寻址方式的角度考虑，可能存在的操作是
①AR（PC）②
A.仅①②④
B.仅①②③
C.仅②③④
D.①②③④
6•在计算机系统层次结构中，属于硬件与软件界面的级别是（）
A•微程序设计级
B.机器语言级
C.操作系统级
D.汇编语言级
7.下列关于补码定点数除法的描述中，不正确的是（）
A.余数符号与被除数同号时需要修正余数
B.商为负时，需校正商
C.只要被除数绝对值小于除数就不会溢出
D.最后要对余数进行右移操作
8.动态RAM与静态RAM相比，其优点是（）。
A.动态RAM的存储速度快。
B.动态RAM不易丢失数据。
C.在工艺上，比静态RAM的存储密度咼。
D.控制比静态RAM简单。
9.下列有关程序计数器PC的叙述中，错误的是（）。
A.每条指令执行后，PC的值都会被改变
B.指令顺序执行时，PC的值总是自动加1
C.调用指令执行后，PC的值一定是被调用过程的入口地址
D.无条件转移扌曰令执仃后，PC的值疋疋转移目标地址
10.某计算机字长32位，在执行指令的顺序寻址时，PC的增量值为（）
A.1
B.2
C.4
D.8
11.以下叙述中，错误的是。
①DMA控制器向CPU请求的是总线使用权②DMA
方式可用于键盘和鼠标器的数据输入③DMA方式下整个I/O过程完全不需要CPU介入
④DMA方式需要用中断处理进行辅助操作
A.①、②
B.②、③
C.②、④
D.③、④
12.计算机系统的多级层次结构中，操作系统级需要（）级的支持。
A•微程序控制级
B•一般机器级
C.汇编语言级
D.高级语言级
13.一个16KX32位的静态存储器，其地址线和数据线的总和是（）。
A.48
B.46
C.40
D.32
14.若指令地址码为Ad，则相对寻址方式下操作数的有效地址为（）。
15.向量中断是。
A.外设提出中断
B.由硬件形成中断服务程序入口地址
C.由硬件形成向量地址，再由向量地址找到中断服务程序入口地址
D.以上都不对
1.
8196;
unsignedshortus=s;
则执行上述代码后，us的值为考虑以下C语言程序代码：
shorts=10。
2.某机字长为32位，其存储容量是64KB，按字编址它的寻址围是。
3.计算机指令字长32位,存按字节寻址，指令中的数据采用补码表示，长度为8位,PC的值
在取指阶段完成修改。
若某采用相对寻址转移指令的当前地址为2008H,且要求转移后的目
标地址为2001H,则该相对寻址指令的形式地址字段Ad值的十六进制数表示为H
4.统一编址法可以利用指令进行输入输出操作
5.有效信息为1100，生成多项式G（x）=1011,则有效信息的CRC码为
1.什么叫刷新？
为什么要刷新？
说明刷新有几种方法。
2•下图为基于不带符号数的n位补码阵列乘法硬件逻辑图。
肚Pio-i...plpa
设被乘数［x］补=x0x1x2x3x4x5，乘数［y］补=y0y1y2y3y4y5,根据不带符号数的补码
阵列乘法运算法则，回答下列问题：
1）⑴（4）处的值分别为：
x1x2x3x4x5、y1y2y3y4y5（两者可互换）、x0、y0（两
者可互换）
2）图中（5）应使用什么功能的逻辑部件？
3）图中N位算前求补电路的功能是什么？
JJ
3•某4'
10的二维数组按列优先存放在主存连续单元，且该连续单元的起始地址能被8整
除。
主存每个存储单元存放二维数组中的一个数据，主存每块只包含一个字。
该机器的
Cache分为数据Cache和指令Cache，数据Cache被分成8行。
Cache的初始状态为空，
Cache的替换算法采用LRU。
某程序的伪代码如下：
SUM:
=0
for
j:
=0to
9do
SUM:
=
SUM
+A（
0,j）
end
ave:
：
=SUM/10
i:
=9down
to0
do
A（0,i）:
A（0,i
）/
AVE
完成下列各问：
1）计算直接映射方式下Cache读操作的命中率；
（6分）
2）计算全相联方式下Cache读操作的命中率；
1•在补码除法运算过程中，商上”1”的依据是（）
A.余数为正
B•余数的符号位与除数的符号位不同
C•余数的符号位与除数的符号位相同
D•余数的符号位与被除数的符号位不同
2•寄存器间接寻址方式的操作数存放在（）中。
A•通用寄存器
B•存储单元
C•程序计数器
D.堆栈
3.下列选项中，在I/O总线的数据线上传输的信息包括。
1.1/0接口中的命令
字II•I/O接口中的状态字川.中断类型号
A.仅I、II
B.仅I、III
C.仅II、III
D.I、II、III
4.定点小数是指（）
A•小数点固定在最低位数的后面B•小数点固定在最高位数的后面
C.小数点的位置可以随意指定
D.没有小数的数
5•某计算机字长8位，ALU采用SN74181实现，两个无符号数x=69,y=38在该
A.00100110,0
6•开中断和关中断两种操作均可用于对进行设置。
A•中断允许触发器
B.中断屏蔽寄存器
C.中断请求寄存器
D.中断向量寄存器
7.下列关于USB总线特性的描述中，错误的是。
［2012年考研试题］
A.可实现外设的即插即用和热插拔
B.可通过级联方式连接多台外设
C.是一种通信总线，可连接不同外设
D.同时可传输2位数据，数据传输率高
8.下列米用偶校验的8位奇偶校验编码中正确的是（）
A.10111010
B.11110010
C.01100111
D.00000000
9.某计算机字长8位，带符号数采用补码表示，设［x］补=F5H,［y］补=7EH,则算术运
算x+y的值与条件状态触发器中的溢出标志位的值分别是（）。
A.115,0
B.119,0
C.115,1
D.119,1
10.计算机有五级中断L4~L0，中断屏蔽字M4M3M2M1M0,Mi=1表示Li级中断进行
屏蔽。
若中断响应优先级从高到低的顺序是L0L1L2L3L4,若要求中断处理优先级从高到低
的顺序为L4L0L2L1L3,则L1的中断处理程序中设置的中断屏蔽字是。
【11年考研】
A.11110
B.01101
C.00011
D.01010
11.下列关于异步总线的叙述中，错误的是。
A.需要应答（握手）信号
B.需用一个公共的时钟信号进行同步
C.可以实现高可靠的数据传输
D•挂接在总线上的各部件可以、有较大的速度差异
12.DMA控制传送方式是在之间建立直接的数据通路。
A.CPU与外设
B•外设与外设
C.主存与外设
D.CPU与主存
13.为使虚拟存储系统有效地发挥其预期的作用，所运行的程序应具有的特性是（）。
A•不应含有过多的I/O操作
B•大小不应小于实际的存容量
C•应具有较好的局部性
D.顺序执行的指令不应过多
14•周期挪用方式常用于方式的输入/输出中。
A.程序查询
B.中断
C.DMA
D.通道
15.某计算机主存容量为64KB,其中ROM区为4KB,其余为RAM区，主存按字节编址.现用2K8位的ROM芯片和4K4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别为（）
A.1、15
B.2、15
C.1、30
D.2、30
1.某计算机系统的存由Cache和主存构成，Cache的存取周期为45ns,主存的存取周期为200ns。
已知在一段给定的时间，CPU共访问存4500次，其中340次访问主存，Cache的命中率是，CPU访问存的平均访问时间是，Cache-主存系统的效率是。
2.假设某个8位寄存器中的容为10010010，若它表示的是一个无符号整数，则该数逻辑右移一位后的值为；
若它表示的是一个有符号数，并且是其补码表示，则该数算术右移一位后的值为
3.DMA技术的出现使得可以通过直接访问，与此同时，CPU可以继续执行程序。
4.总线结构无需专门的I/O指令。
5.浮点数据表示中，数据的表示围取决于、数据的精确度取决于I
1•计算机系统为什么采用总线结构?
2•中断隐指令完成什么功能？
3•某计算机的CPU主频为500MHZ,与之连接的外设的最大数据传输率为20KBps,外设接口中有一个16位的数据缓冲器，相应的中断服务执行时间为500个时钟周期，通过计算分析该设备是否可采用中断I/O方式？
若该设备的最大数据传输率为2MBps,该设备是否可采用中断I/O方式？
1.与16进制数13F对应的八进制数为（）
A.377
B.477
C.577
D.677
2•关于浮点数的四则运算，下列说确的是（）
A•尾数运算过程中符号位不参加运算
B•由阶码和尾数两部分联合实现
C•无论那种运算均包括对阶和规格化
D•除法运算中要求被除数尾数绝对值小于除数尾数绝对值
3.某存储系统中，主存容量是Cache容量的4096倍，Cache被分为64个块，当主存
地址和Cache地址采用直接映像方式时，地址映射表的大小应为（）。
（假设不考虑一致维
护和替换算法位）。
A•6X4097bit
B•64X12bit
C•6X4096bit
D•64X13bit
4•当定点运算发生溢出时，计算机需采取下列操作（）
A•左移规格化B•右移规格化
C•发出错误信息
D•舍入处理
5•在单总线结构的CPU中，连接在总线上的多个部件。
A•某一时刻只有
升级会员 