计算机组成原理考试题Word下载.docx
《计算机组成原理考试题Word下载.docx》由会员分享,可在线阅读,更多相关《计算机组成原理考试题Word下载.docx(70页珍藏版)》请在冰豆网上搜索。
![计算机组成原理考试题Word下载.docx](https://file1.bdocx.com/fileroot1/2022-11/28/f9665705-a2ad-4661-af33-b72604b0ceac/f9665705-a2ad-4661-af33-b72604b0ceac1.gif)
C减少了信息传输线的条数
D加重了CPU的工作量
9.带有处理器的设备一般称为______设备。
A智能化B交互式C远程通信D过程控制
10.某中断系统中,每抽取一个输入数据就要中断CPU一次,中断处理程序接收取样的数
据,并将其保存到主存缓冲区内。
该中断处理需要X秒。
另一方面,缓冲区内每存储N
个数据,主程序就将其取出进行处理,这种处理需要Y秒,因此该系统可以跟踪到每
秒______次中断请求。
A.N/(NX+Y)B.N/(X+Y)NC.min[1/X,1/Y]D.max[1/X,1/Y]
二.填空题(每小题3分,共24分)
1.存储程序并按地址顺序执行,这是冯·
诺依曼型计算机的工作原理。
2.移码表示法主要用于表示浮点数的阶码E,以利于比较两个指数的大小和
对阶操作。
3.闪速存储器能提供高性能、低功耗、高可靠性及瞬时启动能力,为现有的存储体
系结构带来巨大变化,因此作为固态盘用于便携式电脑中。
4.寻址方式按操作数的物理位置不同,多使用RR和RS型,前者比后者执
行速度快。
5.微程序设计技术是利用软件方法设计操作控制的一门技术。
具有规整性、可维护
性、灵活性等一系列优点。
6.衡量总线性能的重要指标是总线带宽,它定义为总线本身所能达到的最高传输速率。
PCI
总线的带宽可达C.______。
7.显示适配器作为CRT和CPU的接口,由A.______存储器,B.______控制器,C.______
三部分组成。
8.DMA技术的出现使得外围设备可通过DMA控制器直接访问内存
三.应用题
1.(11分)设机器字长32位,定点表示,尾数31位,数符1位,问:
(1)定点原码整数表示时,最大正数是多少?
最大负数是多少?
(2)定点原码小数表示时,最大正数是多少?
2.(11分)设存储器容量为32字,字长64位,模块数m=4,分别用顺序方式和交叉方式进行组织。
存储周期T=200ns,数据总线宽度为64位,总线周期τ=50ns.问顺序存储器和交叉存储器的带宽各是多少?
3.(11分)指令格式如下所示,OP为操作码字段,试分析指令格式特点。
312622181716150
4.(11分)已知某机采用微程序控制方式,其存储器容量为512×
48(位),微程序在整个控制存储器中实现转移,可控制微程序的条件共4个,微指令采用水平型格式,后继微指令地址采用断定方式,如图所示:
←操作控制→←——————顺序控制————————→
(1)微指令中的三个字段分别应多少位?
(2)画出对应这种微指令格式的微程序控制器逻辑框图。
5.(11分)画出PCI总线结构图,说明三种桥的功能。
6.(11分)某机用于生产过程中的温度数据采集,每个采集器含有8位数据缓冲寄存器一个,比较器一个,能与给定范围比较,可发出“温度过低”或“温度过高”的信号,如图B1.1所示。
主机采用外设单独编址,四个采集器公用一个设备码,共用一个接口,允许采用两种方式访问:
(1)定期巡回检测方式,主机可编程指定访问该设备中的某一采集器。
(2)中断方式,当采集温度比给定范围过底或过高时能提出随机中断请求,主机应能判别是哪一个采集器请求,是温度过低或过高。
请拟定该接口中有哪些主要部件(不要求画出完整的连线图),并概略说明在两
种方式下的工作原理。
图B1.1
本科生期末试卷二
一.选择题(每小题1分,共10分)
1六七十年代,在美国的______州,出现了一个地名叫硅谷。
该地主要工业是______它也是______的发源地。
A马萨诸塞,硅矿产地,通用计算机
B加利福尼亚,微电子工业,通用计算机
C加利福尼亚,硅生产基地,小型计算机和微处理机
D加利福尼亚,微电子工业,微处理机
2若浮点数用补码表示,则判断运算结果是否为规格化数的方法是______。
A阶符与数符相同为规格化数
B阶符与数符相异为规格化数
C数符与尾数小数点后第一位数字相异为规格化数
D数符与尾数小数点后第一位数字相同为规格化数
3定点16位字长的字,采用2的补码形式表示时,一个字所能表示的整数范围是______。
A-215~+(215-1)B-(215–1)~+(215–1)
C-(215+1)~+215D-215~+215
4某SRAM芯片,存储容量为64K×
16位,该芯片的地址线和数据线数目为______。
A64,16B16,64C64,8D16,6。
5交叉存贮器实质上是一种______存贮器,它能_____执行______独立的读写操作。
A模块式,并行,多个B模块式串行,多个
C整体式,并行,一个D整体式,串行,多个
6用某个寄存器中操作数的寻址方式称为______寻址。
A直接B间接C寄存器直接D寄存器间接
7流水CPU是由一系列叫做“段”的处理线路所组成,和具有m个并行部件的CPU相比,一个m段流水CPU______。
A具备同等水平的吞吐能力B不具备同等水平的吞吐能力
C吞吐能力大于前者的吞吐能力D吞吐能力小于前者的吞吐能力
8描述PCI总线中基本概念不正确的句子是______。
AHOST总线不仅连接主存,还可以连接多个CPU
BPCI总线体系中有三种桥,它们都是PCI设备
C从桥连接实现的PCI总线结构不允许许多条总线并行工作
D桥的作用可使所有的存取都按CPU的需要出现在总线上
9计算机的外围设备是指______。
A输入/输出设备B外存储器
C远程通信设备D除了CPU和内存以外的其它设备
10中断向量地址是:
A子程序入口地址B中断服务例行程序入口地址
C中断服务例行程序入口地址的指示器D中断返回地址
二.填空题(每题3分,共24分)
1.1为了运算器的高速性,采用了先行进位,阵列乘除法流水线等并行措施。
2相联存储器不按地址而是按内容访问的存储器,在cache中用来存放行地址表,在虚拟存储器中用来存放快表和页表
3一个较完善的指令系统应包含数据传输类指令,逻辑运算类指令,算术类指令,程序控制类指令,I/O类指令,字符串类指令,系统控制类指令。
4硬布线器的设计方法是:
先画出指令周期流程图,再利用布尔代数写出综合逻辑表达式,然后用门电路和触发器等器件实现。
5当代流行的标准总线内部结构包含数据传送总线,仲裁总线,中断和同步总线,
公用总线。
6磁表面存储器主要技术指标有存储密度,存储容量,平均存取时间,数据传输率。
7DMA控制器按其组成结构,分为选择型和多路型两种。
8{(26)16∪(63)16}
(135)8的值为A.______。
三.应用题
1.(11分)求证:
[X·
Y]补=[X]补•(-Y0+
Yi•2-i)
2.(11分)某计算机字长16位,主存容量为64K字,采用单字长单地址指令,共有64条指令,试采用四种寻址方式(立即、直接、基值、相对)设计指令格式。
3.(11分)如图B2.1表示使用快表(页表)的虚实地址转换条件,快表存放在相联存贮器中,其中容量为8个存贮单元。
问:
(1)当CPU按虚拟地址1去访问主存时,主存的实地址码是多少?
(2)当CPU按虚拟地址2去访问主存时,主存的实地址码是多少?
(3)当CPU按虚拟地址3去访问主存时,主存的实地址码是多少?
图B2.1
4.(11分)假设某计算机的运算器框图如图B2.2所示,其中ALU为16位的加法器(高电平工作),SA、SB为16位锁存器,4个通用寄存器由D触发器组成,O端输出,
图B2.2
其读写控制如下表所示:
读控制
R0
RA0
RA1
选择
1
0
x
R1
R2
R3
不读出
写控制
W
WA0
WA1
R0
R1
R2
R3
不写入
要求:
(1)设计微指令格式。
(2)画出ADD,SUB两条微指令程序流程图。
5.(11分)画出单机系统中采用的三种总线结构。
6.(11分)试推导磁盘存贮器读写一块信息所需总时间的公式。
本科生期末试卷三
1.冯·
诺依曼机工作的基本方式的特点是______。
A多指令流单数据流
B按地址访问并顺序执行指令
C堆栈操作
D存贮器按内容选择地址
2.在机器数______中,零的表示形式是唯一的。
A原码B补码C移码D反码
3.在定点二进制运算器中,减法运算一般通过______来实现。
A原码运算的二进制减法器
B补码运算的二进制减法器
C原码运算的十进制加法器
D补码运算的二进制加法器
4.某计算机字长32位,其存储容量为4MB,若按半字编址,它的寻址范围是______。
A0—4MBB0—2MBC0—2MD0—1M
5.主存贮器和CPU之间增加cache的目的是______。
A解决CPU和主存之间的速度匹配问题
B扩大主存贮器容量
C扩大CPU中通用寄存器的数量
D既扩大主存贮器容量,又扩大CPU中通用寄存器的数量
6.单地址指令中为了完成两个数的算术运算,除地址码指明的一个操作数外,另一个常需采用______。
A堆栈寻址方式B立即寻址方式C隐含寻址方式D间接寻址方式
7.同步控制是______。
A只适用于CPU控制的方式
B只适用于外围设备控制的方式
C由统一时序信号控制的方式
D所有指令执行时间都相同的方式
8.描述PCI总线中基本概念不正确的句子是______。
A.PCI总线是一个与处理器无关的高速外围设备
B.PCI总线的基本传输机制是猝发或传送
C.PCI设备一定是主设备
D.系统中只允许有一条PCI总线
9.CRT的分辨率为1024×
1024像素,像素的颜色数为256,则刷新存储器的容量为______。
A512KBB1MBC256KBD2MB
10.为了便于实现多级中断,保存现场信息最有效的办法是采用______。
A通用寄存器B堆栈C存储器D外存
1.在计算机术语中,将运算器和控制器合在一起称为CPU,而将CPU和存储器
合在一起称为主机。
2.数的真值变成机器码可采用原码表示法,补码表示法,反码表示法,移
码表示法。
3.广泛使用的SRAM和DRAM都是半导体随机读写存储器。
前者的速度比后者快,
但集成度不如后者高。
4.形式指令地址的方式,称为指令寻址方式,有顺序寻址和跳跃寻址。
5.CPU从内存取出一条指令并执行这条指令的时间和称为指令周期。
由于各种指
令的操作功能不同,各种指令的指令周期是不同的。
6.微型机算计机的标准总线从16位的A.______总线,发展到32位的B.______总线和C.
______总线,又进一步发展到64位的PCI总线。
7.VESA标准是一个可扩展的标准,它除兼容传统的A.______等显示方式外,还支持B.
______像素光栅,每像素点C.______颜色深度。
8.中断处理过程可以嵌套进行。
优先级高的设备可以中断优先级低的中断服务程序。
三.应用题
1.(11分)已知x=-0.01111,y=+0.11001,
求[x]补,[-x]补,[y]补,[-y]补,x+y=?
,x–y=?
2.(11分)假设机器字长16位,主存容量为128K字节,指令字长度为16位或32位,共有128条指令,设计计算机指令格式,要求有直接、立即数、相对、基值、间接、变址六种寻址方式。
3.(11分)某机字长32位,常规设计的存储空间≤32M,若将存储空间扩至256M,请提出一种可能方案。
4.(11分)图B3.1所示的处理机逻辑框图中,有两条独立的总线和两个独立的存贮器。
已知指令存贮器IM最大容量为16384字(字长18位),数据存贮器DM最大容量是65536字(字长16位)。
各寄存器均有“打入”(Rin)和“送出”(Rout)控制命令,但图中未标出。
图B3.1
设处理机格式为:
171090
OP
X
加法指令可写为“ADDX(R1)”。
其功能是(AC0)+((Ri)+X)→AC1,其中((Ri)+X)部分通过寻址方式指向数据存贮器,现取Ri为R1。
试画出ADD指令从取指令开始到执行结束的操作序列图,写明基本操作步骤和相应的微操作控制信号。
5.(11分)总线的一次信息传送过程大致分哪几个阶段?
若采用同步定时协议,请画出
读数据的时序图来说明。
6.(11分)图B3.2是从实时角度观察到的中断嵌套。
试问,这个中断系统可以实行几重
中断?
并分析图B3.2的中断过程。
图B3.2
本科生期末试卷四
一.选择题(每小题1分,共10分)
1.现代计算机内部一般采用二进制形式,我国历史上的______即反映了二值逻辑的思想,它最早记载在______上,距今以有约______千年。
A.八卦图、论衡、二
B.算筹、周脾算经、二
C.算筹、九章算术、一
D.八卦图、周易、三
2.定点字长的字,采用2的补码表示时,一个字所能表示的整数范围是______。
A.–128~+127B.–127~+127C.–129~+128D.-128~+128
3.下面浮点运算器的描述中正确的句子是:
A.浮点运算器可用阶码部件和尾数部件实现
B.阶码部件可实现加、减、乘、除四种运算
C.阶码部件只进行阶码相加、相减和比较操作
D.尾数部件只进行乘法和减法运算
4.某计算机字长6位,它的存贮容量是64K,若按字编址,那么它的寻址范围是______
A.0~64KB.0~32KC.0~64KBD.0~32k
5.双端口存储器在______情况下会发生读/写冲突。
A.左端口与右端口的地址码不同
B.左端口与右端口的地址码相同
C.左端口与右端口的数据码不同
D.左端口与右端口的数据码相同
6.寄存器间接寻址方式中,操作数处在______。
A.通用寄存器B.主存单元C.程序计数器D.堆栈
7.微程序控制器中,机器指令与微指令的关系是______。
A.每一条机器指令由一条微指令来执行
B.每一条机器指令由一段微指令编写的微程序来解释执行
C.每一条机器指令组成的程序可由一条微指令来执行
D.一条微指令由若干条机器指令组成
8.描述PCI总线中基本概念不正确的句子是______。
A.PCI总线是一个与处理器无关的高速外围设备
B.PCI总线的基本传输机制是猝发或传送
9.一张3.5寸软盘的存储容量为______MB,每个扇区存储的固定数据是______。
A.1.44MB,512BB.1MB,1024BC.2MB,256BD.1.44MB,512KB
10.发生中断请求的条件是______。
A.一条指令执行结束B.一次I/O操作结束
C.机器内部发生故障D.一次DMA操作结束
二填空题(每小题3分,共24分)
1.2000年超级计算机浮点最高运算速度达到每秒A.______次。
我国的B.______号计算机的运算速度达到C.______次,使我国成为美国、日本后第三个拥有高速计算机的国家。
2.一个定点数由A.______和B.______两部分组成。
根据小数点位置不同,定点数有
C.______和纯整数之分。
3.对存储器的要求是A.______,B.______,C.______。
为了解决这三方面的矛盾
计算机采用多级存储体系结构。
4.指令系统是表征一台计算机性能的重要因素,它的A.______和B.______不仅影
响到机器的硬件结构,而且也影响到C.______。
5.当今的CPU芯片除了包括定点运算器和控制器外,还包括A.______,B.______
运算器和C.______管理等部件。
6.总线是构成计算机系统的A.______,是多个B.______部件之间进行数据传送的
C.______通道
7.每一种外设都是在它自己的A。
______控制下进行工作,而A则通过B.______和C.______相连并受C控制。
8.在计算机系统中,CPU对外围设备的管理处程序查询方式、程序中断方式外,还
有A.______方式,B.______方式,和C.______方式。
三.应用题
1.(11分)设[x]补=x0.x1x2…xn。
求证:
x=-x0+
xi2-i
2.(11分)指令格式如下所示,其中OP为操作码,试分析指令格式特点。
1812109540
OP
———
源寄存器
目标寄存器
3.(11分)以知cache命中率H=0.98,主存比cache慢四倍,以知主存存取周期为200ns,求cache/主存的效率和平均访问时间。
4.(11分)某计算机有8条微指令I1—I8,每条微指令所包含的微命令控制信号见下表
,a—j分别对应10种不同性质的微命令信号。
假设一条微指令的控制字段仅限8位,请安排微指令的控制字段格式。
5.(11分)
(1)某总线在一个总线周期中并行传送4个字节的数据,假设一个总线周期等于一个总线时钟周期,总线时钟频率为33MHZ,求总线带宽是多少?
(2)如果一个总线中并行传送64位数据,总线频率升为66MHZ,求总线带宽是多少?
6.(11分)磁盘、磁带、打印机三个设备同时工作。
磁盘以20μs的间隔发DMA请求,磁带以30μs的间隔发DMA请求,打印机以120μs的间隔发DMA请求,假设DMA控制器每完成一次DMA传输所需时间为2μs,画出多路DMA控制器工作时空图。
本科生期末试卷五
一.选择题(每题1分,共10分)
1.对计算机的产生有重要影响的是:
A牛顿、维纳、图灵
B莱布尼兹、布尔、图灵
C巴贝奇、维纳、麦克斯韦
D莱布尼兹、布尔、克雷
2.假定下列字符码中有奇偶校验位,但没有数据错误,采用偶校校验的字符码是______。
A11001011B11010110C11000001D11001001
3.按其数据流的传递过程和控制节拍来看,阵列乘法器可认为是______。
A全串行运算的乘法器
B全并行运算的乘法器
C串—并行运算的乘法器
D并—串型运算的乘法器
4.某计算机字长32位,其存储容量为16MB,若按双字编址,它的寻址范围是______。
A0—16MBB0—8MC0—8MBD0—16MB
5.双端口存储器在______情况下会发生读/写冲突。
A左端口与右端口的地址码不同
B左端口与右端口的地址码相同
C左端口与右端口的数据码相同
D左端口与右端口的数据码不同
6.程序控制类指令的功能是______。
A进行算术运算和逻辑运算
B进行主存与CPU之间的数据传送
C进行CPU和I/O设备之间的数据传送
D改变程序执行顺序
7.由于CPU内部的操作速度较快,而CPU访问一次主存所花的时间较长,因此机器周期
通常用______来规定。
A主存中读取一个指令字的最短时间
B主存中读取一个数据字的最长时间
C主存中写入一个数据字的平均时间
D主存中读取一个数据字的平均时间
8.系统总线中控制线的功能是______。
A提供主存、I/O接口设备的控制信号响应信号
B提供数据信息
C提供时序信号
D提供主存、I/O接口设备的响应信号
9.具有自同步能力的记录方式是______。
ANRZ0BNRZ1CPMDMFM
10.IEEE1394的高速特性适合于新型高速硬盘和多媒体数据传送,它的数据传输率可以是
______。
A100兆位/秒B200兆位/秒C400兆位/秒D300兆位/秒
二.填空题(每题3分,共24分)
1.Cache是一种A.______存储器,是为了解决CPU和主存之间B.______不匹配而采用
的一项重要硬件技术