计算机原理整理原版110汇编Word文档下载推荐.docx

计算机原理整理原版110汇编Word文档下载推荐.docx

《计算机原理整理原版110汇编Word文档下载推荐.docx》由会员分享，可在线阅读，更多相关《计算机原理整理原版110汇编Word文档下载推荐.docx（20页珍藏版）》请在冰豆网上搜索。

[x－y]补＝[x]补+[--y]补=10.0110负向溢出

3）[x]补=11.0001[y]补=11.0100

[x+y]补＝[x]补+[y]补=10.0101负向溢出

[x]补=11.0001[--y]补=00.1100

[x－y]补＝[x]补+[--y]补=11.1101无溢出

X－y=－0.0011

2.9用原码一位乘法和补码一位乘法计算x*y。

1）原码一位乘法|x|=00.1111|y|=0.1110

部分积乘数yn

00.00000.1110

+00.0000

00.0000

→00.000000.111

+00.1111

00.11110

→00.0111100.11

01.011010

→00.10110100.1

01.1010010

→00.11010010

Pf=xf⊕yf=1|p|=|x|×

|y|=0.11010010

所以[x×

y]原=1.11010010

补码一位乘法[x]补=11.0001[y]补=0.1110[--x]补=11.0001

部分积ynyn+1

00.00000.11100

→00.000000.1110

→00.0111100.111

→00.00111100.11

→00.000111100.1

+11.0001

11.00101110

[x×

y]补=11.00101110

2）原码一位乘法|x|=00.110|y|=0.010

00.0000.010

+00.000

00.000

→00.00000.01

+00.110

00.1100

→00.011000.0

00.011000

→00.001100

Pf=xf⊕yf=0|p|=|x|×

|y|=0.001100

y]原=0.001100

补码一位乘法[x]补=11.010[y]补=1.110[--x]补=00.110

00.0001.1100

→00.00001.110

→00.011001.11

→00.0011001.1

y]补=0.001100

2.10用原码两位乘法和补码两位乘法计算x*y

1）原码两位乘法|x|=000.1011|y|=00.00012|x|=001.0110

部分积乘数c

000.000000.00010

+000.1011

000.1011

→000.0010110.000

→000.0000101100.0

|y|=0.00001011

y]原=1.00001011

补码两位乘法[x]补=000.1011[y]补=11.1111[--x]补=111.0101

部分积乘数yn+1

000.000011.11110

+111.0101

111.0101

→111.11010111.111

→111.1111010111.1

所以[x×

y]补=111.11110101x×

y=--0.00001011

2）原码两位乘法|x|=000.101|y|=0.1112|x|=001.010[--|x|]补=111.011

000.0000.1110

+111.011

111.011

→111.110110.11

+001.010

001.00011

→000.100011

Pf=x⊕yf=0|p|=|x|×

|y|=0.100011

y]原=0.100011

补码两位乘法[x]补=111.011[y]补=1.001[--x]补=000.1012[--x]补=001.010

000.0001.0010

→111.1110111.00

001.00011

→000.100011

y]补=0.100011

2.11用原码不恢复余数法和补码不恢复余数法计算x÷

y。

（1）原码不恢复余数法|x|=00.1010|y|=00.1101[--|y|]补=11.0011

部分积商数

00.1010

+11.0011

11011010

←11.1010

+00.1101

00.01110.1

←00.1110

00.00010.11

←00.0010

11.01010.110

←01.1010

11.01110.1100

00.0100

所以[x/y]原=0.1100余数[r]原=0.0100×

2—4

补码不恢复余数法[x]补=00.1010[y]补=00.1101[--y]补=11.0011

11.11010

←10.1010

所以[x/y]补=0.1100余数[r]补=0.0100×

（2）原码不恢复余数法|x|=00.101|y|=00.110[--|y|]补=11.010

00.101

+11.010

11.1110

←11.110

00.1000.1

←01.000

00.0100.11

←00.100

11.1100.110

00.100

所以[x/y]原=1.110余数[r]原=1.100×

2—3

补码不恢复余数法[x]补=11.011[y]补=00.110[--y]补=11.010

11.011

00.0011

←00.010

11.1001.0

←11.000

11.1101.00

←11.100

00.0101.001

+11.010

11.100

所以[x/y]补=1.001+2—3=1.010余数[r]补=1.100×

2.12设数的阶码为4位，尾数为7位，（均含符号位）按机器补码浮点运算步骤，完成下列[x±

y]补运算。

1）[x]补=21101×

00.100100[y]补=21110×

11.100110

小阶向大阶看齐：

[x]补=21110×

00.010010

求和：

[x+y]补=21110×

（00.010010＋11.100110）＝21110×

11.111000

[x-y]补=21110×

（00.010010＋00.011010）＝21110×

00.101100

规格化：

[x+y]补=21011×

11.000000浮点表示：

1011，11.000000

00.101100浮点表示：

1110，0.101100

2）[x]补=20101×

11.011110[y]补=20100×

00.010110

[y]补=20101×

00.001011

[x+y]补=20101×

（11.011110＋00.001011）＝20101×

11.101001

[x-y]补=20101×

（11.011110＋11.110101）＝20101×

00.010011

[x+y]补=21010×

11.010010浮点表示：

1010，11.010010

[x-y]补=21010×

00.100110浮点表示：

1010，00.100110

2.16利用SN74181芯片和SN74182芯片设计下列两种方式的64位字长的ALU（框图）

1）二重并行进位

2）三重并行进位

第三章

3.5已知某16位机主存采用半导体存储器，其地址码为20位，

若使用16K*8位的SRAM组成该机所允许的最大主存空间，

并选用模块板结构形式，问：

（1）若每个模块板为128K*16位，共需几个模块板？

（220×

16）/（217×

16）=23=8

每个模块板内共有多少SRAM芯片？

（128k×

16）/（16k×

8）=8×

2＝16

（3）主存共需多少SRAM芯片？

CPU如何选择各模块板？

16×

8=128，

CPU通过译码与片选方式选择模块板。

（4）画出该存储器的组成逻辑框图？

3.6有一个16K*16位的存储器，由1K*4位的DRAM芯片构成（芯片内部是64*64结构）。

问：

（1）总共需要多少DRAM芯片？

芯片1K×

4位，片内地址线10位（A9--A0），数据线4位。

芯片总数为：

（16K×

16）/（1K×

4）=16×

4＝64片

（2）设计此存储器组成框图（要考虑刷新电路部分）。

存储器容量为16K，故地址线总数为14位（A13─A0），其中A13A12A11A10通过4：

16译码器产生片选信号CS0─CS15。

若采用异步刷新方式，且刷新间隔不超过2ms，则刷新信号周期是多少？

刷新信号周期为：

2ms/64=31.3us。

若采用集中刷新方式，存储器刷新一遍最少用多少读/写周期？

设读/写周期T=0.1μs，那么死时间率是多少？

若用集中式刷新，则刷新一遍用64个读/写周期。

死时间率为：

64×

0.1/2×

1000=0.32%。

3.7某机器中，已知ROM区域的地址空间为0000H~3FFFH

（用8K*8位的ROM芯片构成），RAM的起始地址为6000H，

地址空间为40K*16位（用8K*8位的RAM芯片构成）。

假设RAM芯片有

和

信号控制端，CPU的地址总线为A15~A0，

数据总线为D15~D0.控制信号为R/

（读/写），

（访存），要求：

（1）画出地址译码方案：

（2）将ROM与RAM同CPU连接。

第四章

4.1名词解释：

1）指令：

是一种经过编码的操作命令，它指定需要进行的操作，支配计算机中的信息传递以及主机与输入输出设备之间的信息传递，是构成计算机软件的基本元素。

2）指令系统：

是一台计算机的指令集合，其性能取决了这台计算机的基本功能

机器语言：

是一种用二进制码表示的、由一系列指令组成的

汇编语言：

采用文字方式（助记符）表示的程序设计语言，其中大部分指令和机器语言中的指令一一对应，但不能被计算机的硬件直接识别。

指令字

形式地址；

机器字长；

8）等长指令与变长指令；

9）寻址方式：

对指令的地址码进行编码，以得到操作数在存储器中的地址的方式。

10）堆栈：

按先进后出（也就是后进先出）顺序存取的存储的存储组织（区）。

4.2填空（根据操作数所在位置，指出相应的寻址方式）

1.操作数在寄存器中，称为寄存器直接寻址方式。

2.操作数地址在寄存器中，称为寄存器间接寻址方式。

3．操作数在指令字中，称为立即数寻址方式。

4.主存中操作数的地址在指令字中，称为直接寻址方式。

操作数的地址，为某一寄存器内容与位置之和，可以是相对、基址与变址寻址方式

4.3寻址方式分为哪几类？

操作数基本寻址方式有哪几种？

每种基本寻址方式有效地址的数学形式如何表达？

寻址方式分为：

指令寻址方式和操作数寻址方式

操作数寻址方式可分为：

（1）隐含寻址

（2）立即寻址Data=D

（3）寄存器寻址Data=（R）

（4）寄存器直接寻址EA=R

（5）存储器直接寻址EA=A

（6）寄存器间接寻址EA=（R）

（7）存储器间接寻址EA=（D）

（8）相对寻址EA=（PC）+D

（9）基址寻址EA=（R）基址+D

（10）变址寻址EA=（R）变址+D

复合寻址方式

1）相对间接寻址EA=（（RC）+D）

2）间接相对寻址EA=（PC）+（D）

3）变址间接寻址EA=（（R）+D）

4）间接变址寻址EA=（R）+（D）

5）基址+变址寻址EA=（R）基址+（R）变址+D

4.6假设某计算机指令字长度为32位，具有二地址、一地址、零地址3种指令格式，每个操作数地址规定用8位表示。

若操作数字段固定为8位，现已设计出K条二地址指令，L条零地址指令，那么这台计算机最多能设计出多少条单地址指令？

256-K-L条

4.7指令系统指令字长为20位，具有双操作数，单操作数和无操作数3种指令格式，每个操作数地址规定用6位表示，当双操作数指令条数取最大值，而单操作数指令条数也取最大值时，这3种指令最多可能拥有的指令数各是多少？

双操作数最多可拥有的指令数为255条，单操作数最多可拥有的指令数为63条，无操作数最多可拥有的指令数为64条。

4.8基址寄存器的内容是3000H（其中H表示十六进制），变址寄存器的内容是02B0H，指令地址码为1FH，当前正在执行的指令地址是3A00H，请问：

变址寻址方式的访存有效地址是多少？

相对寻址方式访存有效地址又是多少？

变址寻址方式的访存有效地址是：

02B0H+001FH=02CFH

变址寻址方式的访存有效地址是：

3A00H+001FH=3A1FH

4.10指令格式结构如下所示，其中6~11位指定源地址，0~5位指定目标地址。

试分析指令格式及寻址方式特点。

1512119865320

OPCODE

寻址方式

寄存器

4.12某计算机字长为16位，主存容量为640kB，采用单字长单地址指令，共有80条指令。

试用直接，间接，变址，相对四种寻址方式设计指令格式。

某计算机字长为16位，主存容量为640K字，采用单字长单地址指令，共有80条指令。

试用直接、间接、变址、相对四种寻址方式设计指令格式。

解：

80条指令需占用操作码字段（OP）7位，寻址模式（X）2位，形式地址（D）7位。

其指令格式如下：

1598760

OP

X

D

寻址模式模式定义如下：

X=00直接寻址有效地址为：

EA=D（27）

X=01间接寻址有效地址为：

EA=（D）（64K）

X=10变址寻址有效地址为：

EA=（R）+D（27）

X=11相对寻址有效地址为：

EA=（PC）+D（27）

其中R为变址寄存器（16位），PC为程序计数器（16位），在变址和相对寻址时，可采用交错相加的方式来产生有效地址。

其最大的寻址空间可达216+7=223〉220〉640K，故满足题目要求。

第五章

5.2填空

1.由LSI/VLSI制作的具有运算器和控制器功能，分析、控制并执行指令的部件称作控制器。

2.保存当前栈顶地址的寄存器称为栈顶指示器

3.保存当前正在执行的指令地址的寄存器称为指令寄存器

4.指示当前正在执行的指令地址的寄存器称为指令计数器

5.微指令分为水平和垂直型微指令

6.可同时执行若干个微操作的微指令是水平，其执行速度取决于垂直型微指令

7.微程序通常存放在控制存储器中，用户可改写的控制存储器由EPROM组成

8.在微程序控制器中，时序信号比较简单，一般采用同步控制

9.在同样的半导体工艺条件下，硬布线控制逻辑比微程序控制逻辑复杂，但硬布线控制速度比微程序控制速度快，因此，现代新型RISC机中多采用组合逻辑控制器

10.若采用两级流水线，第一级为取指级，第二级为执行级。

设第一级完成取指译码操作时间是200ns；

第二级执行周期，大部分指令180ns内完成，只有两条复杂指令需要360ns才能完成，问：

机器周期应该选定200ns

时间，两条复杂指令应该采用延长机器周期或局部控制方法解决

5.3下面个操作可以使用哪些寄存器？

1.加法和减法运算（加法寄存器通用寄存器）

2.乘法和除法运算（AX或AL）

3.表示运算结果为零（状态寄存器中的ZF）

4.表示操作数超出了机器表示的范围（状态寄存器中的OF）

5.循环计数（CX）

6.当前正在运行的指令地址（IP）

7.向堆栈存放数据的地址（SP）

8.保存当前正在运行的指令字代码（IR）

9.识别指令操作码的规定（指令译码器）

10.暂时存放参加ALU运算操作数和结果（AC）

5.4控制器有哪些主要组成部件？

有何作用？

运算器又是由哪几部件组成的？

主要作用是什么？

5.5CPU常用的控制方式有哪几种？

如何实现？

指令控制，操作控制，时间控制，数据加工，中断处理

5.7设R1，R2，R3，R4是CPU中的通用寄存器，试用方框图语言表示出：

1）读取指令“LDA（R1），R2”；

2）存数指令“STAR3，（R4）”的指令流程图。

5.10设微处理器主频是66MHz，平均每条指令的执行时间是2个机器周期，每个机器周期由2个时钟脉冲构成，请问：

1）若储存器为零等待时间，即储存器可在一个周期内完成读写操作，无需插入等待周期，平均每秒钟执行多少条指令？

（1）主频为66MHz，所以，主频周期=1/66MHz=0.015us，

故一条指令执行时间=0.015us×

2×

2=0.061us，

故每秒执行的指令条数=1/0.061us=16.4MIPS。

1）若每两个机器周期中有一个是访问储存器周期，而且需要插入2个机器周期的等待时间，平均每秒钟执行多少条指令？

由题意，一条指令执行时间=0.015us×

（2+2）=0.12us，

故每秒执行的指令条数=1/0.12us=8.3MIPS。

第六章

6.2判别总线使用权的优先级别有几种方法？

各有什么特点？

根据总线控制部件的位置,判别总线使用权有限级别可分为集中式和分散式控制.集中式控制分为链式查询,计数器查询,和独立请求方式.

1.链式查询方式的主要特征是总线同意信号BG的传送方式;

它串行地从一个I/O接口传送到另一个I/O接口.显然,在查询链中离总线控制器最近的设备具与最高优先权,离总线最远,优先权最低.

2.计数器定时方式:

总线上的任一设备要求使用总线时,都通过BR线发出总线请求.总线控制器接到请求信号后,在BS线为"

0"

的情况下让计数器开始计数,计数值通过一组地址线发向各设备.每个设备接口都有一个地址判别电路,当地质线上的计数值与请求总线的接口的地址相一致时,该设备后的总线使用权.每次计数值可以从"

开始,也可以从终止点开始计数,如果从"

开始,则各设备的优先次序与链式查询相同.如果从中止点开始,则各设备的优先级都相同.

3.独立请求方式:

每一个共享总线的设备均有一对总线请求和总线同意线.总线控制部件中有一个排队电路,根据一定的优先次序决定首先响应哪一个设备,并对该设备发出同意信号.独立请求方式的优点是响应时间快,并且对优先次序的控制也很灵活.

6.3比较单总线、双总线、三总线结构的性能特点。

单总线采用统一编址方法，省去了I/O指令，简化了指令系统。

单总线结构简单，使用灵活，易扩充。

然而，由于主存的部分地址空间要用于外部设备接口寄存器寻址，故主存实际空间要小于地址空间。

此外，所有的部件均通过一条总线进行通信，分时使用总线，因此，通信速度比较慢。

通常，单总线结构适用于小型或微型计算机的系统总线。

双总线结构保持了单总线系统简单、易扩充的优点，但又在CPU和内存之间专门设置了一组高速的存储总线，使CPU可通过专用总线和存储器交换信息，并减轻了系统总线的负担，同时内存仍可通过系统总线直接与外设之间实现DMA操作，而不必经过CPU。

这种双总线系统以增加硬件为代价。

当前高档微型机中广泛采用这种总线结构。

三总线结构是在双总线系统的基础上增加I/O总线形成的。

其中系统总线是CPU、内存和通道（IOP）进行数据传送的公共通路，而I/O总线是多个外部设备与通道之间进行数据传送的公共通路，再DMA方式中，外设与存储器直接交换数据而不经过CPU，从而减轻CPU对数据I/O的控制，而“通道”方式进一步提高了CPU的效率。

由于增加了IOP，整个系统的效率将大大提高，然而这是以增加更多的硬件为代价换来的。

三总线系统通常用于中、大型计算机中。

6.4什么是同步通信和异步通信？

同步通信:

总线上的部件通过总线进行信息传送时,用一个公共的时钟信号来实现同步定时,这种方式称为同