基于FPGA的MCS51单片机的控制模块和串口模块设计Word文件下载.docx
《基于FPGA的MCS51单片机的控制模块和串口模块设计Word文件下载.docx》由会员分享，可在线阅读，更多相关《基于FPGA的MCS51单片机的控制模块和串口模块设计Word文件下载.docx（57页珍藏版）》请在冰豆网上搜索。
尽管他的大部分功能集成在一块小芯片上，但是它具有一个完整计算机所需要的大部分部件：
CPU、内存、内部和外部总线系统，目前大部分还会具有外存。
同时集成诸如通讯接口、定时器，实时时钟等外围设备。
而现在最强大的单片机系统甚至可以将声音、图像、网络、复杂的输入输出系统集成在一块芯片上。
单片机也被称为微控制器（Microcontroler），是因为它最早被用在工业控制领域。
单片机由芯片内仅有CPU的专用处理器发展而来。
最早的设计理念是通过将大量外围设备和CPU集成在一个芯片中，使计算机系统更小，更容易集成进复杂的而对提及要求严格的控制设备当中。
单片机小巧灵活，成本低，易于产品化，因此单片机比专用处理器最适合应用于嵌入式系统，它得到了最多的应用。
事实上单片机是世界上数量最多的计算机。
现代人类生活中所用的几乎每件电子和机械产品中都会集成有单片机。
单片机芯片本身是按工业测控环境要求设计的，能适应各种恶劣环境，可靠性好，温度适应范围宽。
这是其他几种无法比拟的，单片机的逻辑控制功能很强，指令系统有各种控制功能用指令，很容易构成各种规模的应用系统，以扩展，可以很方便的实现多级和分布式控制。
单片机已对人类社会产生了巨大的影响，尤其是美国Intel公司生产的MCS-51单片机，由于其具有集成度高、处理功能强、可靠性高、系统机构简单、价格低廉等优点，客观的发展表明，MCS-51可能最终形成事实上的MCU芯片。
1.1.2单片机面临的问题
（1）低速
由于单片机的工作方式是通过内部的cpu逐条执行的软件指令来完成各种运算和逻辑功能的，因而无论多少高的可能的工作的工作时钟频率和多么好的指令时序方式，在串行指令执行方式面前，其工作速度和效率必将大打折扣。
因此，单片机在实时仿真、高速工控或高速数据采样等许多领域尤显力不从心。
（2）PC“跑飞”
在强干扰或某种偶然的因素下，任何单片机的程序计数器都极可能超出正常的程序流程“跑飞”，事实证明，无论多么优秀的单片机，在手强电磁干扰情况下，单片机都无法保证其仍能正常工作而不进入不可挽回的“死机”状态。
（3）开发周期长
单片机是执行软件指令的方式实现逻辑功能的，不同的单片机通常具有不同的汇编语言，使得程序的可移植性差，此外，在开发单片机的软件程序中需要随时顾及特定的单片机的应简洁共和外围设备接口。
所以这一切导致了单片机应用系统开发效率低，开发周期时间长。
1.1.3单片机与FPGA/CPLD的对比
在传统的控制系统中，人们常常采用单片机作为控制核心。
但这种方法硬件连线复杂，可靠性差，且单片机的端口数目，内部定时器和中断源的个数都有限，在实际应用中往往需要外加扩展芯片，这无疑对系统的设计带来诸多不便，现在有很多系统采用可编程逻辑器件FPGA/CPLD，现场可编程门阵列，复杂可编程逻辑器件）作为控制核心，它与传统设计相比较，不仅简化了接口和控制，提高了系统的整体性能及工作可靠性，也为系统集成创造了条件。
下面我们来看单片机和FPGA/CPLD的对比：
（1）单片机的学习效率较低。
单片机直接面对硬件，大多数都使用汇编语言不同厂家生产的单片机其汇编语言也不同，并且，单片机编程还与硬件的连接方式有关，而FPGA/CPLD可使用标准硬件描述语言VHDL（VeryhighSpeedintegratedCircuitHardwareDeseriptionLanguage）对所有型号的FPGA/CPLD编程。
同时，VHDL是一种行为描述语言，可以远离硬件编程，打破了软硬件之间的屏障，使学习和设计的效率大大提高。
（2）单片机本身的速度相对FPGA/CPLD来显得太慢。
单片机是用指令排队形式来执行指令的，影响了速度的提高。
而FPGA/CPLD在实时处理时均为并行工作，速度快。
（3）单片机各引脚的功能是确定的，而FPGA/CPLD可以根据需要用软件改变各引脚的功能。
与MCS-51单片机相比FPGA/CPLD的优势是多方面的，以下是他们的优点与优势。
（1）编程方式简便、先进。
FPGA/CPLD产品越来越多地采用了先进的在系统配置编程方式。
（2）高速。
FPGA/CPLD的时钟延迟可达纳秒级，结合其并行工作方式在超高速应用领域和实时测控方面有非常广阔的应用前景。
（3）高可靠性。
除了不存在SCM所特有的复位不可靠与PC可能跑飞等固有缺陷外，FPGA/CPLD的高可靠性还表现在几乎可将整个系统下载于同一芯片中，从而大大缩小了体积，易于管理和屏蔽。
（4）开发工具和设计屠言标准化，开发周期短。
由于开发工具的通用性，设计语言的标准化以及设计过程几乎与所用的FPGA/CPLD器件的硬件结构没有关系，使得设计成功的各类逻辑功能块有很好的兼容性和可移植性，它几乎可用于任何型号的FPGA/CPLD从而使得片上系统的产品设计效率大幅度提高。
（5）功能强大，应用广阔。
目前FPGA/CPLD可供选择范围很大，可根据不同的应用选用不同容量的芯片，利用它们可实现几乎任何形式的数字电路或数字系统的设计。
（6）易学易用，开发便捷。
FPGA/CPLD应用的学习不需太多的预备知识，只要具有通常的数字电路和计算机编程基础知识，就足以在短期内掌握基本的设计方法和开发技巧。
1.2课程研究的目的以及要完成的任务
本课题的目的：
该课程是为了能运用新的先进的技术来实现单片机的功能，来减少单片机本身的缺点，更好的发挥单片机本身的优点，使单片机更加快速、小型化、高可靠性。
本课题的任务是：
以硬件描述语言（VHDL）完成整个系统逻辑的描述，采用EDA设计中TOP-DOWN和模块化设计思想进行系统设计，灵活运用VHDL描述语言对设计对象进行编程实现。
最后以EDA开发软件QuartusII为设计平台，经过编译、调试、修改、仿真测试，完成了对MCS-51单片机的控制模块的设计与实现。
第二章EDA介绍
2.1EDA技术的发展概述
2.1.1EDA技术的含义
EDA是电子设计自动化（ElectronicDesignAutomation）的缩写，在20世纪90年代初从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。
20世纪90年代，国际上电子和计算机技术较先进的国家，一直在积极探索新的电子电路设计方法，并在设计方法、工具等方面进行了彻底的变革，取得了巨大成功。
在电子技术设计领域，可编程逻辑器件（如CPLD、FPGA）的应用，已得到广泛的普及，这些器件为数字系统的设计带来了极大的灵活性。
这些器件可以通过软件编程而对其硬件结构和工作方式进行重构，从而使得硬件的设计可以如同软件设计那样方便快捷。
这一切极大地改变了传统的数字系统设计方法、设计过程和设计观念，促进了EDA技术的迅速发展。
EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言HDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。
EDA技术的出现，极大地提高了电路设计的效率和可操作性，减轻了设计者的劳动强度。
利用EDA工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程的计算机上自动处理完成。
现在对EDA的概念或范畴用得很宽。
包括在机械、电子、通信、航空航天、化工、矿产、生物、医学、军事等各个领域，都有EDA的应用。
目前EDA技术已在各大公司、企事业单位和科研教学部门广泛使用。
例如在飞机制造过程中，从设计、性能测试及特性分析直到飞行模拟，都可能涉及到EDA技术。
2.1.2EDA设计的主要流程
主要流程包括：
行为级描述，行为级优化与RTL级描述的转化选定工艺库，确定约束条件，完成逻辑综合与逻辑优化，门级仿真，测试生成，布局布线（P&
R:
PlaceandRouting），参数提取，后仿真，制版、流片。
2.1.3EDA与传统的设计方法的比较
传统的数字电子系统或IC设计中，手工设计占了较大的比例。
一般先按电
子系统的具体功能要求进行功能划分，然后对每个子模块画出真值表，用卡诺图
进行手工逻辑简化，写出布尔表达式，画出相应的逻辑线路图，再据此选择元器
件，设计电路板，最后进行实测与调试。
手工设计方法的缺点是:
（l）复杂电路的设计、调试十分困难。
（2）如果某一过程存在错误，查找和修改十分不便。
（3）设计过程中产生大量文档，不易管理。
（4）对于集成电路设计而言，设计实现过程与具体生产工艺直接相关，因此可移植性差。
（5）只有在设计出样机或生产出芯片后才能进行实测。
相比之下，EDA技术有很大不同:
（l）采用硬件描述语言（HDL）作为设计输入。
（2）库（Library）的引入。
（3）设计文档的管理。
（4）强大的系统建模、电路仿真功能。
（5）开发技术的标准化、规范化以及IP核的可利用性。
（6）适用于高效率大规模系统设计的自顶向下设计方案。
（7）全方位地利用计算机自动设计、仿真和测试技术。
（8）对设计者的硬件知识和硬件经验要求低。
（9）高速性能好。
这是与以CPU为主的电子系统相比。
（10）纯硬件系统的高可靠性。
2.1.4自顶向下（TOP-DOWN）设计的基本概念
现代集成电路制造工艺技术的改进，使得在一个芯片上集成数乃至数百万个器件成为可能，但我们很难设想仅由一个设计师独立设计如此大规模的电路而不出现错误。
利用层次化、结构化的设计方法，一个完整的硬件设计任务首先由总设计师划分为若干个可操作的模块，编制出相应的模型（行为的或结构的），通过仿真加以验证后，再把这些模块分配给下一层的设计师，这就允许多个设计者同时设计一个硬件系统中的不同模块，其中每个设计者负责自己所承担的部分；
而由上一层设计师对其下层设计者完成的设计用行为级上层模块对其所做的设计进行验证。
自顶向下的设计（即TOP_DOWN设计）是从系统级开始，把系统划分为数个基本单元，然后再把每个基本单元划分为下一层次的基本单元，一直这样做下去，直到可以直接用EDA元件库中的元件来实现为止。
对于设计开发整机电子产品的单位和个人来说，新产品的开发总是从系统设计入手，先进行方案的总体论证、功能描述、任务和指标的分配。
随着系统变得复杂和庞大，特别需要在样机问世之前，对产品的全貌有一定的预见性。
目前，EDA技术的发展使得设计师有可能实现真正的自顶向下的设计。
2.2FPGA/CPLD简介
FPGA和CPLD都是高密度现场可编程逻辑芯片，都能够将大量的逻辑功能集成于一个单片集成电路中，其集成度己发展到现在的几百万门。
复杂可编程逻辑器件（CPLD）、PAL（ProgranunableArrayLogic,可编程阵列逻辑）或GAL（GenericArrayLogic，通用阵列逻辑）发展而来的。
它采用全局金属互连导线,因而具有较大的延时可预测性，易于控制时序逻辑，但功耗比较大。
现场可编程门阵列（FPGA）是由掩膜可编程门阵列（MPGA）和可编程逻辑器件二者演变而来的，并将它们的特性结合在一起。
因此FPGA既有门阵列的高逻辑密度和通用性，又有可编程器件的用户可编程特性。
FPGA通常由布线资源分隔的可编程逻辑单元（或宏单元）构成阵列，又由可编程工/0单元围绕阵列构成整个芯片。
其内部资源是分段互连的，因而延时不可预测，只有编程完毕才可以实际测量CPLD和FPGA建立内部可编程逻辑连接关系的编程技术有三种:
1.基于Fuse/Antifuse（熔丝/反熔丝）技术的器件只允许对器件编程一次，编程后不能修改，所以又被称为OTP器件，即一次性可编程（oneTimeProgralluning）器件。
其优点是集成度、工作频率和可靠性都很高，适用于电磁辐射千扰较强的恶劣环境。
2.基于EPROM/EEPROM（紫外线擦除电可编程/电可擦写可编程）存储器技术的可编程逻辑芯片能够重复编程100次以上，系统掉电后编程信息也不会丢失。
3.基于SRAM（静态随机存取存储器）技术的器件编程数据存储于器件的RAM区中，使之具有用户设计的功能。
在系统不加电时，编程数据存储在EPROM，EEPROM硬盘、或软盘中。
系统加电时将这些编程数据即时写入可编程器件，从而实现板级或系统级的动态配置。
2.3VerilogHDL和VHDL的比较
VerilogHDL和VHDL都是用于逻辑设计的硬件描述语言，并且都已成为IEEE标准。
VHDL是在1987年成为IEEE标准，VerilogHDL则在1995年才正式成为IEEE标准。
之所以VHDL比VerilogHDL早成为IEEE标准，这是因为VHDL是美国军方组织开发的，而VerilogHDL则是从一个普通的民间公司的私有财产转化而来，基于VerilogHDL的优越性，才成为的IEEE标准，因而有更强的生命力。
VHDL其英文全名为VHSICHardwareDescriptionLanguage,而VHSIC则是VeryHighSpeedIntegeratedCircuit的缩写词，意为甚高速集成电路,故VHDL其准确的中文译名为甚高速集成电路的硬件描述语言。
VerilogHDL和VHDL作为描述硬件电路设计的语言，其共同的特点在于：
能形式化地抽象表示电路的结构和行为、支持逻辑设计中层次与领域的描述、可借用高级语言的精巧结构来简化电路的描述、具有电路仿真与验证机制以保证设计的正确性、支持电路描述由高层到低层的综合转换、硬件描述与实现工艺无关（有关工艺参数可通过语言提供的属性包括进去）、便于文档管理、易于理解和设计重用。
但是VerilogHDL和VHDL又各有其自己的特点。
由于VerilogHDL早在1983年就已推出，至今已有十三年的应用历史，因而VerilogHDL拥有更广泛的设计群体，成熟的资源也远比VHDL丰富。
与VHDL相比VerilogHDL的最大优点是：
它是一种非常容易掌握的硬件描述语言，只要有C语言的编程基础，通过二十学时的学习，再加上一段实际操作，一般同学可在二至三个月内掌握这种设计技术。
而掌握VHDL设计技术就比较困难。
这是因为VHDL不很直观，需要有Ada编程基础，一般认为至少需要半年以上的专业培训，才能掌握VHDL的基本设计技术。
目前版本的VerilogHDL和VHDL在行为级抽象建模的覆盖范围方面也有所不同。
一般认为VerilogHDL在系统级抽象方面比VHDL略差一些，而在门级开关电路描述方面比VHDL强多。
几年以来，EDA界一直对在数字逻辑设计中究竟采用哪一种硬件描述语言争论不休，目前的情况是两者不相上下。
在美国，在高层逻辑电路设计领域VerilogHDL和VHDL的应用比率是60％和40％，在台湾省各为50％，在中国大陆目前由于VerilogHDL和VHDL的使用才刚刚开始，具体应用比率还没有统计。
VerilogHDL是专门为复杂数字逻辑电路和系统的设计仿真而开发的，本身就非常适合复杂数字逻辑电路和系统的仿真和综合。
由于VerilogHDL在其门级描述的底层，也就是在晶体管开关的描述方面比VHDL有强得多得功能，所以即使是VHDL的设计环境，在底层实质上也是由VerilogHDL描述的器件库所支持的。
另外目前VerilogHDL-A标准还支持模拟电路的描述，1998年通过的VerilogHDL新标准，将把VerilogHDL-A并入VerilogHDL新标准，使其不仅支持数字逻辑电路的描述还支持模拟电路的描述，因此在混合信号的电路系统的设计中，它必将会有更广泛的应用。
在亚微米和深亚微米ASIC和高密度FPGA已成为电子设计主流的今天，VerilogHDL的发展前景是非常远大的。
由于本人以前学过VHDL语言，对VHDL比较精通，而且VHDL使用方便灵活，所以本次课题是用VHDL语言来实现的。
2.4常见的EDA软件与QuartusII简介
2.4.1常见的EDA软件
EDA工具层出不穷，目前进入我国并具有广泛影响的EDA软件有：
multiSIM7（原EWB的最新版本）、PSPICE、ORCAD、PCAD、Protel、Viewlogic、Mentor、Graphics、Synopsys、LSIIogic、Cadence、MicroSim等等。
这些工具都有较强的功能，一般可用于几个方面，例如很多软件都可以进行电路设计与仿真，同进还可以进行PCB自动布局布线，可输出多种网表文件与第三方软件接口。
一般来讲，EDA软件可分为集成的PLD/FPGA开发环境、HDL前端输入与系统管理软件、HDL逻辑综合软件、HDL仿真软件、和其他布局布线软件等。
2.4.2QuartusII介绍
由于我此次设计使用Verilog和Altera公司推出的开发工具QuartusII，所以对此款工具详细介绍。
QuartusII是Altera公司2001年推出的CPLD/FPGA开发工具，QuartusII提供了完全集成且与电路结构无关的开发包环境，具有数字逻辑设计的全部特性，包括：
可利用原理图、结构框图、VerilogHDL、AHDL和VHDL完成电路描述，并将其保存为设计实体文件；
芯片（电路）平面布局连线编辑；
LogicLock增量设计方法，用户可建立并优化系统，然后添加对原始系统的性能影响较小或无影响的后续模块；
功能强大的逻辑综合工具；
完备的电路功能仿真与时序逻辑仿真工具；
定时/时序分析与关键路径延时分析；
可使用SignalTapII逻辑分析工具进行嵌入式的逻辑分析；
支持软件源文件的添加和创建，并将它们链接起来生成编程文件；
使用组合编译方式可一次完成整体设计流程；
自动定位编译错误；
高效的期间编程与验证工具；
可读入标准的EDIF网表文件、VHDL网表文件和Verilog网表文件；
能生成第三方EDA软件使用的VHDL网表文件和Verilog网表文件。
QuartusIIdesign是最高级和复杂的，用于system-on-a-programmable-chip（SOPC）的设计环境。
QuartusIIdesign提供完善的timingclosure和LogicLock™基于块的设计流程。
QuartusIIdesign是唯一一个包括以timingclosure和基于块的设计流为基本特征的programmablelogicdevice（PLD）的软件。
QuartusII设计软件改进了性能、提升了功能性、解决了潜在的设计延迟等，在工业领域率先提供FPGA与mask-programmeddevices开发的统一工作流程。
AlteraQuartusII作为一种可编程逻辑的设计环境,由于其强大的设计能力和直观易用的接口，越来越受到数字系统设计者的欢迎。
AlteraQuartusII（3.0和更高版本）设计软件是业界唯一提供FPGA和固定功能HardCopy器件统一设
升级会员 