51单片机课程设计基于51单片机的数字频率计Word格式文档下载.docx
《51单片机课程设计基于51单片机的数字频率计Word格式文档下载.docx》由会员分享，可在线阅读，更多相关《51单片机课程设计基于51单片机的数字频率计Word格式文档下载.docx（26页珍藏版）》请在冰豆网上搜索。
1.2频率测量仪的设计思路与频率的计算
图1频率测量原理图
频率测量仪的设计思路主要是：
对信号分频，测量一个或几个被测量信号周期中已知标准频率信号的周期个数，进而测量出该信号频率的大小，其原理如右图1所示。
若被测量信号的周期为，分频数m1，分频后信号的周期为T，则：
T=m1Tx。
由图可知：
T=NTo
（注：
To为标准信号的周期，所以T为分频后信号的周期，则可以算出被测量信号的频率f。
）
由于单片机系统的标准频率比较稳定，而是系统标准信号频率的误差，通常情况下很小；
而系统的量化误差小于1，所以由式T=NTo可知，频率测量的误差主要取决于N值的大小，N值越大，误差越小，测量的精度越高。
1.3基本设计原理
所谓“频率”，就是周期性信号在单位时间（1s）内变化的次数。
若在一定时间间隔T内测得这个周期性信号的重复变化次数N，则其频率可表示为f=N/T。
其中脉冲形成电路的作用是将被测信号变成脉冲信号，其重复频率等于被测频率fx。
时间基准信号发生器提供标准的时间脉冲信号，若其周期为1s，则门控电路的输出信号持续时间亦准确地等于1s。
闸门电路由标准秒信号进行控制，当秒信号来到时，闸门开通，被测脉冲信号通过闸门送到计数译码显示电路。
秒信号结束时闸门关闭，计数器停止计数。
由于计数器计得的脉冲数N是在1秒时间内的累计数，所以被测频率fx=NHz。
第2节数字频率计（低频）的硬件结构设计
2.1系统硬件的构成
本频率计的数据采集系统主要元器件是单片机AT89C51，由它完成对待测信号频率的计数和结果显示等功能，外部还要有分频器、显示器等器件。
可分为以下几个模块：
放大整形模块、秒脉冲产生模块、换档模拟转换模块、单片机系统、LCD显示模块。
各模块关系图如图2所示：
图2数字频率计功能模块
2.2系统工作原理图
该系统工作的总原理图如图3所示：
图3数字频率计系统工作原理图
2.3AT89C51单片机及其引脚说明
89C51是一种高性能低功耗的采用CMOS工艺制造的8位微控制器，它提供下列标准特征：
4K字节的程序存储器，128字节的RAM,32条I/O线，2个16位定时器/计数器,一个5中断源两个优先级的中断结构，一个双工的串行口,片上震荡器和时钟电路。
引脚说明：
·
VCC：
电源电压
GND:
地
P0口：
P0口是一组8位漏极开路型双向I/O口，作为输出口用时，每个引脚能驱动8个TTL逻辑门电路。
当对0端口写入1时，可以作为高阻抗输入端使用。
当P0口访问外部程序存储器或数据存储器时，它还可设定成地址数据总线复用的形式。
在这种模式下，P0口具有内部上拉电阻。
在EPROM编程时，P0口接收指令字节，同时输出指令字节在程序校验时。
程序校验时需要外接上拉电阻。
P1口：
P1口是一带有内部上拉电阻的8位双向I/O口。
P1口的输出缓冲能接受或输出4个TTL逻辑门电路。
当对P1口写1时，它们被内部的上拉电阻拉升为高电平，此时可以作为输入端使用。
当作为输入端使用时，P1口因为内部存在上拉电阻，所以当外部被拉低时会输出一个低电流（IIL）。
P2口：
P2是一带有内部上拉电阻的8位双向的I/O端口。
P2口的输出缓冲能驱动4个TTL逻辑门电路。
当向P2口写1时，通过内部上拉电阻把端口拉到高电平，此时可以用作输入口。
作为输入口，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出电流（IIL）。
P2口在访问外部程序存储器或16位地址的外部数据存储器（例如MOVX＠DPTR）时，P2口送出高8位地址数据。
在这种情况下，P2口使用强大的内部上拉电阻功能当输出1时。
当利用8位地址线访问外部数据存储器时（例MOVX＠R1）,P2口输出特殊功能寄存器的内容。
当EPROM编程或校验时，P2口同时接收高8位地址和一些控制信号。
P3口：
P3是一带有内部上拉电阻的8位双向的I/O端口。
P3口的输出缓冲能驱动4个TTL逻辑门电路。
当向P3口写1时，通过内部上拉电阻把端口拉到高电平，此时可以用作输入口。
P3口同时具有AT89C51的多种特殊功能，具体如下表1所示:
端口引脚
第二功能
P3.0
RXD（串行输入口）
P3.1
TXD（串行输出口）
P3.2
（外部中断0）
P3.3
（外部中断1）
P3.4
T0（定时器0）
P3.5
T1（定时器1）
P3.6
（外部数据存储器写选通）
P3.7
（外部数据存储器都选通）
表1P3口的第二功能
RST:
复位输入。
当振荡器工作时，RST引脚出现两个机器周期的高电平将使单片机复位。
ALE/
:
当访问外部存储器时，地址锁存允许是一输出脉冲，用以锁存地址的低8位字节。
当在Flash编程时还可以作为编程脉冲输出（
）。
一般情况下，ALE是以晶振频率的1/6输出，可以用作外部时钟或定时目的。
但也要注意，每当访问外部数据存储器时将跳过一个ALE脉冲。
：
程序存储允许时外部程序存储器的读选通信号。
当AT89C52执行外部程序存储器的指令时，每个机器周期
两次有效，除了当访问外部数据存储器时，
将跳过两个信号。
/VPP:
外部访问允许。
为了使单片机能够有效的传送外部数据存储器从0000H到FFFH单元的指令，
必须同GND相连接。
需要主要的是，如果加密位1被编程，复位时EA端会自动内部锁存。
当执行内部编程指令时，
应该接到VCC端。
XTAL1：
振荡器反相放大器以及内部时钟电路的输入端。
XTAL2：
振荡器反相放大器的输出端。
在本次设计中，采用89C51作为CPU处理器，充分利用其硬件资源，结合D触发器CD4013，分频器CD4060，模拟转换开关CD4051，计数器74LS90等数字处理芯片，主要控制两大硬件模块，量程切换以及显示模块。
下面还将详细说明。
2.4信号调理及放大整形模块放大整形系统包括衰减器、跟随器、放大器、施密特触发器。
它将正弦输入信号Vx整形成同频率方波Vo,幅值过大的被测信号经过分压器分压送入后级放大器，以避免波形失真。
由运算放大器构成的射级跟随器起阻抗变换作用，使输入阻抗提高。
同相输入的运算放大器的放大倍数为（R1+R2）/R1，改变R1的大小可以改变放大倍数。
系统的整形电路由施密特触发器组成，整形后的方波送到闸门以便计数。
由于输入的信号幅度是不确定、可能很大也有可能很小，这样对于输入信号的测量就不方便了，过大可能会把器件烧毁，过小可能器件检测不到，所以在设计中采用了这个信号调理电路对输入的波形进行阻抗变换、放大限幅和整形，信号调理部分电路具体实现电路原理图和参数如下图4所示：
图4
2.5时基信号产生电路：
CD4013------双上升沿D触发器，引脚及功能见如下图5：
CD4013由两个相同的、相互独立的数据型触发器构成。
每个触发器有独立的数据置位复位时钟输入和Q及Q非输出。
此器件可用作移位寄存器，且通过将Q非输出连接到数据输入，可用作计数器和触发器。
在时钟上升沿触发时，加在D输入端的逻辑电平传送到Q输出端。
置位和复位或复位线上的高电平完成。
图5CD4013芯片引脚用功能图
CD4060------14位二进制串行计数器，引脚及功能见如下图6：
CD4060由一震荡器和14极二进制串行计数器位组成，震荡器的结构可以是RC或晶振电路。
CR为高电平时，计数器清零且振荡器使用无效，所有的计数器位均为主从触发器CP1非（和CP0）的下降沿计数器以二进制进行计数，在时钟脉冲线上使用施密特触发器对时钟上升和下降时间无限制。
图6CD4060芯片引脚用功能图
时基信号的产生原理：
本电路采用32768HZ晶体震荡器，利用CD4060芯片经过14级分频得到2HZ的信号（32768/214），在经过CD4013双D触发器经过二分频得到0.5HZ的方波，即输出秒脉冲信号使单片机进行计数。
图七秒脉冲产生电路原理图
2.6显示模块
1602基本技术：
1）、主要功能
A、40通道点阵LCD驱动;
B、可选择当作行驱动或列驱动;
C、输入/输出信号:
输出,能产生20×
2个LCD驱动波形;
输入,接受控制器送出的串行数据和控制信号,偏压（V1∽V6）;
D、通过单片机控制将所测的频率信号读数显示出来。
2）、技术参数
2.1）极限参数表
名称
符号
标准值
单位
MIN
TYPE
MAX
电路电源
VDD-VSS
-0.3
7.0
V
LCD驱动电压
VDD-VEE
VDD-13.5
VDD+0.3
输入电压
VIN
静电电压
-
100
工作温度
-20
+70
°
C
储存温度
-30
+80
2.2）电参数表
测试条件
单位
输入高电平
VIH
2.2
VDD
输入低电平
VIL
0.6
输出高电平
VOH
IOH=0.2mA
2.4
输出低电平
VOL
IOL=1.2mA
0.4
工作电流
IDD
VDD=5.0V
2.0
mA
液晶驱动电压
VDD-VEE
Ta=0°
4.9
Ta=25°
4.7
Ta=50°
4.5
3）、时序特性表
项目
测试条件
允许时间周期
TCYCE
5.1a5.1b
1000
ns
允许脉冲宽度,高电平
PWEH
450
--
允许上升和下降时间
tErtEf
25
地址建立时间
tAS
140
数据延迟时间
tDDR
320
数据建立时间
tDSW
195
数据保持时间
tH
10
DATAHOLDTIME
tDHR
20
地址保持时间
tAH
4）、引脚和指令功能
4.1）模块引脚功能表
引线号
功能
1
Vss
接地
0V
2
5V±
10%
3
VEE
保证VDD-VEE=4.5∽5V电压差
4
RS
寄存器选择信号
H:
数据寄存器L:
指令寄存器
5
R/W
读/写信号
读L:
写
6
E
片选信号
下降沿触发,锁存数据
7
|
14
DB0
DB7
数据线
数据传输
4.2）寄存器选择功能表
操作
指令寄存器（IR）写入
忙标志和地址计数器读出
数据寄存器（DR）写入
数据寄存器读出
（注:
忙标志为"
1"
时,表明正在进行内部操作,此时不能输入指令或数据,要等内部操作结束,即忙标志为"
0"
时。
4.3）指令功能
格式:
RSR/WDB7DB6DB5DB4DB3DB2DB1DB0
共11种指令:
清除,返回,输入方式设置,显示开关,控制,移位,功能设置,CGRAM地址设
置,DDRAM地址设置,读忙标志,写数据到CG/DDRAM,读数据由CG/DDRAM。
5）、显示位与DDRAM地址的对应关系
显示位序号
12345………………40
DDRAM
地址（HEX）
第一行
0001020304..…………..27
第二行
4041424344……………..67
6）、初始化方法
用户所编的显示程序,开始必须进行初始化,否则模块无法正常显示,下面介绍两种初始化方法;
6.1利用内部复位电路进行初始化
下面指令是在初始化过程中执行的。
（1）清屏（DISPLAYCLEAR）;
（2）功能设置（FUNCTIONSET）;
DL=1:
8Bit接口数据;
N=0:
1行显示;
F=0:
5×
7dot字形;
（3）显示开/关控制（DISPLAYON/OFFCONTROL）
D=0:
显示关;
C=0:
光标关;
B=0:
消隐关
（4）输入方式设置（ENTRYMODESET）
I/D=1:
（增量）:
S=0:
无移位:
6.2）软件复位
如果电路电源不能满足复位电路的要求的话,那么初始化就要用软件来实现,过程如下:
八位接口初始化流程图
VDD上升到4.5V后等待>
15
电源开
↓
RSR/WDB7DB6DB5DB4DB3DB2DB1DB0
000011×
×
↓
↓等待>
4.1ms
100us
000011NF×
↓检查忙标志或延时40us
00000010×
0000000001
↓检查忙标志或延时40us
00000001I/DS
↓检查忙标志或延时1.64
初始化结束
↓检查忙标志或延时40
第3节软件设计
主要能过编写软件来控制硬件完成以下各模块的功能：
3.1定时读数
3.2量程转换
3.3BCD转换
3.4LCD显示的功能
单片机当C/T=1时为计数方式，多路开关与定时器的外部引脚连通，外部计数脉冲由引脚输入。
当外部信号由1至0跳变时，计数器加1，此时T0成为外部事件的计数器。
由于确认一次由1至0的跳变要用24个振荡器周期，所以计数器的计数频率为单片机内部计数器频率的1/24。
当C／T=0时为定时方式，对单片机内部计数器进行m2分频后，计数器的实际计数频率为单片机内部频率凡的1/m2，
当GATE=0时，反相器输出为1，或门输出为1，打开与门，使定时器的启动仅受TRO端信号电平的控制。
在此种情况下，INT0引脚的电平变化对或门不起作用。
TRO=1时接通控制开关，计数脉冲加到计数器上，每来一个计数脉冲，计数器加1，只有当TRO=0时，控制开关断开，计数器停止计数。
当GATA=0时，若TRO=1，或门、与门全部打开，外部信号电平通过INTO引脚直接控制定时器的启动和关闭。
输人高电平时允许计数，否则停止计数。
根据定时器的结构原理，若我们将GATE位、TR0均设为‘1’，INT0端输人被测频率信号，当被测信号的高电平到来时，开始计数；
当被测信号的低电平到来时，计数器停止计数，此时TL0、TH0的数据就是相应的N值。
结束语
在进行模拟、数字电路的设计、安装、调试过程中，由于其使用十进制数显示，测量迅速，精确度高，显示直观，会被经常使用到。
通过本次课程的设计，不但加深我对在课程上所学到的单片机理论知识的认识和理解，重新让自己认识到了这门学科的在应用方面的广阔前景，并且通过知识与应用于实践的结合更加丰富了自己的知识。
扩展了知识面，不但掌握了本专业的相关知识，而且对其他专业的知识也有所了解，而且较系统的掌握单片机应用系统的开发过程，因而自身的综合素质有了全面的提高。
经过这次一个较完整的产品设计和制作过程，对于认识到自己在知识方面存在的不足，明确今后的学习方向是非常有益的，为将来的的就业提前打了下坚实的基础。
在设计过程中，得到了我的指导老师的悉心指导与帮助，还有其他老师和同学的大力支持和协助，在此一并表示衷心的感谢。
参考文献
[1]李光飞，楼苗然主编.51系列单片机.北京：
北京航空航天大学出版社，2003
[2]黄正瑾编著.CPLD系统设计技术入门与应用.北京:
电子工业出版社,2002
[3]谢自美编著.电子线路设计·
实验·
测试.华中理工大学出版社,2002
[4]陈永甫编著.电子电路智能化设计.实例与应用.北京：
电子工业出版,2002.8
[5]康华光主编.电子技术基础（第四版）.北京：
高等教育出版社，1999
附录汇编源程序代码
RSBITP2.0;
P3.4脚接RS端
RWBITP2.1;
P3.5脚接R_W端
EBITP2.2;
P3.3脚接E端
ORG0000H
LJMPMAIN
ORG002BH
LJMPIT1
MAIN:
MOVP0,#01H;
清除屏幕
ACALLENABLE
MOVP0,#38H;
8位点阵方式
MOVP0,#0cH;
开显示
MOVP0,#06H;
移动光标
MOVP0,#80H;
显示位置
movp0,#80h;
第一行的位置
callenable
movdptr,#date
callwrite3
movp0,#0c0h;
第二行的位置
MOVSP,#7FH
CLRCY
movr6,#00
movr2,#00
MOVR3,#00
MOVTMOD,#15H
MOVTL0,#00H
MOVTH0,#00H
movth1,#high（65536-50000）
movtl1,#low（65536-50000）;
setbET1
cha1:
SETBTR1;
LCALLXIANSHI
SETBTR0
mov27h,#00h
CLRC
MOVC,P1.6
MOV27H.0,C
MOVC,P1.7
MOV27H.1,C
mova,27h
ANLA,#03H
MOV17H,A
CHA:
JBCTF1,JINWEI;
益处进位
JMPCHA
JINWEI:
CLRTR1
movtl1,#low（65536-50000）
SETBTR1
INCR3
MOVA,R3;
JNBP3.2,$
CJNEA,#20,CHA
CLRTR0
CLRTR1
MOVR3,#0
升级会员 