多功能数字钟设计报告.docx

多功能数字钟设计报告.docx

《多功能数字钟设计报告.docx》由会员分享，可在线阅读，更多相关《多功能数字钟设计报告.docx（9页珍藏版）》请在冰豆网上搜索。

多功能数字钟设计报告

多功能数字钟的设计与制作

学院：

机械电子工程学院

专业：

测控技术与仪器

日期:

12月29日---1月9日

姓名:

学号:

0537127

指导老师：

华晋

设计目的：

通过本设计，可以实现“时”、“分”、“秒”数字显示的计时装置，能实现定时和报时功能。

数字钟体积小，安装使用方便，不仅可以作为家用电子钟，而且可以广泛用于车站、体育场馆等公共场所。

本课程设计课题任务的内容和要求（包括原始数据、技术参数、设计要求等）：

技术指标要求如下：

1. 显示时、分、秒的可以24小时制或12小时制。

3. 具有校时功能：

可以对小时和分单独校时，对分校时的时候，停止分向小时进位。

校时时钟源可以手动输入或借用电路中的时钟。

4. 具有正点报时功能。

5.定时功能：

可以设定定时时间，当数字时钟计时到定时时间时，能进行报警。

6. 为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号。

设计内容：

（1）单元电路设计，包括：

小时计时模块、分钟计时模块、秒钟计时模块、整点译码电路、比较电路、时钟产生电路、较时/定时选择电路以及报警电路等。

（2）总体封装、总体仿真并测试。

3．对本课程设计工作任务及工作量的要求〔包括课程设计计算说明书（论文）、图纸、实物样品等〕：

（1）课题分析；

（2）方案论证及实现；

（3）逻辑电路图及其仿真或实物实现；

（4）元器件清单；

（5）设计小结、体会。

设计报告

一、课题分析

本课题所要求的数字时钟既具有数字钟的功能，又能事先按实际要在24小内

任意时间内可以定时闹铃，又可以仿电台整点报时。

所以的先设计数字时钟，并

具有校时功能；然后再扩展整点报时功能及闹铃功能。

二、设计原理及其框图

1、数字钟的构成

数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路.由于计数的起始时间不可能与标准时间（如北京时间）一致,故需要在电路上加一个校时电路,同时标准的1HZ时间信号必须做到准确稳定.通常使用石英晶体振荡器电路构成数字钟.图1所示为数字钟的一般构成框图.

定时控制

秒显示器

分显示器

时显示器

整点报时

秒译码器

分译码器

时译码器

秒计数器

分计数器

时计数器

校时电路

分频器

振荡电路

图1数字钟的组成框图

2.数字钟的工作原理

⑴晶体振荡器电路

方案1：

a、晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号,可保证数字钟的走时准确及稳定.不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路.如图2.1

b、如图2.2所示的电路的振荡频率是100HZ，把石英晶体串接与两非门组成的振荡反馈电路中，非门3是振荡器整形缓冲级。

凭借与石英晶体串联的微调电容C1，，可以对振荡频率作微量调节。

图2.1图2.2

方案2：

采用由逻辑门与RC组成的时钟源振荡器或由集成电路定时器555与RC组成的多偕振荡器，设振荡频率fo=103HZ，电路由2.3所示.

图2.3555振荡器

⑵分频器电路

本图采用1000HZ的晶体振荡电路。

分频器电路将1000HZ的高频方波信号经三片74LS90D分频后得到1Hz的方波信号供秒计数器进行计数.分频器实际上也就是计数器.电路如图3所示。

图3用74LS90构成的分频器

⑶时间计数器电路

时间计数电路由秒个位和秒十位计数器,分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器,分个位和分十位计数器为60进制计数器如图4.1,而根据设计要求,时个位和时十位计数器为24进制计数器如图4.2。

利用两片74290组成的60进制计数器如下图4.1所示，输入计数脉冲CP加在CLKA’端，把QA与与CPLB’从外部连接起来，电路将对CP按照8421BCD码进行异步加法计数。

通过反馈端，控制清零端清零，其中个位接成十进制形式，十位接成六进制形式。

秒和分计数均由60进制递增计数器来完成。

图4.1六十进制计数器

个位同样接成十进制形式，十位通过QA与CLKB＇外部连接，向显示屏间隔地输出“0”与“1”，组成12进制递增计数器。

如下图

图4.224进制计数器

（4）调时、调分电路

如电路图（全图），将时、分电路的计数器直接接到振荡器，再分别由开关“1”及“2”控制电路的接通与断开，实现调时、调分。

（5）整点报时

设4声低音分别在59分51秒、53秒、55秒、及57秒，最后一声在59秒，电路如图5所示。

这里采用的全是TTL门电路。

图5仿电台报时电路

（6）定时闹钟

定时器定时时间的设定，可用逻辑开关，分别置入0或1，就可以在其输入端得到对应的0或1。

然后与数字钟的输出端用7486和7404组成比较电路当数码管数值与逻辑开关的值一致时便可触动电铃使之报时。

电路如下：

3、全电路图

4、元件清单

74LS90集成块6块

DCD_HEX数码管6个

四位逻辑开关4个

74LS86异或门4块

74LS08与门1块

74LS04非门4块

74LS20四端与非门1块

74LS308端与非门2块

74LS00与非门2块

74LS32或门1块

电容若干

开关若干

100KHZ晶振1块

电铃1个

5、总结

1、设计过程中遇到的问题及其解决方法

在连接电路时，用1HZ的信号输入时，发现数码管显示没有按预期的要求显示，结果得等一两分钟才能显示一次，于是用是最后用时钟信号来代替晶振通过调节脉冲信号的大小，结果发现在200HZ下，数码管才能实现其功能。

在设计闹铃功能时，原先总是想把定时部分给显示出来，结果老是不尽如意，当看到一本书上介绍定时器设计时，看到用逻辑开关来控制时，突然灵机一动，于是找出一个逻辑开关，把一端接在+5V上，然后放置一示波器，观察其波型，当开关拨置上端时发现示波器显示为高电平。

再将示波器接到数码管输入端时，发现4个输入端为8421码，于是想，是否可以将数码管输入端与逻辑开关组成比较器...于是，便动手一试，发现够然可以。

2、设计体会

在此次的数字钟设计过程中,更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。

在连接六进制,十进制,六十进制的进位及十二进制的接法中,要求熟悉逻辑电路及其芯片各引脚的功能,那么在电路出错时便能准确地找出错误所在并及时纠正了。

在设计闹铃时的过程，我发现有时一个问题解决不了时，可以多参考参考资料，多想想，多动动手，也许解决方案就在那一瞬间。

3、对该设计的建议

此次的数字钟设计重在于仿真和接线,虽然能把电路图接出来,并能正常显示,但对于电路本身的原理并不是十分熟悉.总的来说,通过这次的设计实验更进一步地增强了实验的动手能力。

对于数字时钟，可以通过单片机来实现，电路不仅更简单，操作也很方便，而且还可以扩展跟多的功能，比如日历。

总之，通过本次课程设计，我不仅对常见的数字逻辑电路更熟悉了，而且对Multisim软件的操作更上手，更了解了。