基于DDS技术的任意波形发生器Word文件下载.docx
《基于DDS技术的任意波形发生器Word文件下载.docx》由会员分享，可在线阅读，更多相关《基于DDS技术的任意波形发生器Word文件下载.docx（47页珍藏版）》请在冰豆网上搜索。
传统的任意波形发生采用专用芯片，成本高，控制方式不灵活。
本设计采用单片机和FPGA器件相结合的方法，充分利用单片机灵活的控制、丰富的外设处理能力和FPGA器件的快速性、外设的替代性，采用DDS技术，实现频率、幅值可调的任意波形的输出，同时可以根据需要方便地实现各种比较复杂的调频、调相和调幅功能，具有良好的实用性。
1.2仪器功能
本设计完成的任意波形发生器具有以下几个功能：
●实现方波、矩形波、梯形波、锯齿波、三角波、正弦波、指数波等任意波形的输出。
●输出波形频率、幅值、相位连续可调，输出波形频率最低可以达到0.0lHz，最大频率
●受器件性能限制。
最小分辨率可以达到0.002Hz。
1.3设计原理
本设计采用DDS技术，该技术是一种用数字控制信号的相位增量技术，具有频率分辨率高、稳定性好、可灵活产生多种信号的优点。
基于DDS的AWG是通过改变相位增量值（每个时钟周期的度数）来改变输出频率的。
所有相位点的数据都放在查找表中。
采用插值描点的方式，将要产生的波形用若干个点代替，然后依次输出，每个点的电平由查找表中的相位点数据经过D/A得到。
这个过程相当于采样保持及A/D转换的逆过程，将经过D/A转换器产生的波形经过低通滤波，就得到了所得波形。
控制D/A转换器的参考电压，就可以实现幅值可调;
控制两个插值点之间的相位，就实现了频率可调。
本设计的控制器利用单片机完成，DDS合成芯片利用FPGA实现。
单片机通过键盘进行人机交互，获得欲输出信号的波形，幅值，频率。
FPGA芯片控制基准电源产生合适电压，作为D/A转换器的参考电压，然后从查找表中获得数据，送到D/A转换器，送出一个点的数值。
依次处理完查找表一个周期数据后，再重新开始，输出下一个周期的波形。
经过D/A转换的信号再经过低通滤波，滤掉插值频率和高次干扰波，就可以得到需要的任意波形。
根据设计要求、实际需要及实验室条件，相应地选择了以下器件及设计工具。
在进行系统硬件电路设计时，选用Intel公司的80C196KC单片机作为控制主芯片、Altera公司的EPF10K10作为DDS合成FPGA芯片，选择Protel99sE设计系统电路的原理图及PCB图、Pspice软件进行硬件仿真。
在进行了FPGA芯片设计时，选用了Altera公司的MAX+PlusII10.0工具作为芯片设计平台，选择Verilog-HDL硬件描述语言进行设计。
在进行系统软件设计时，选用WAVE公司的E6000仿真器配POD-80C196KX仿真器进行硬件仿真，选择该公司的配套软件Wave6000和C语言进行单片机软件设计。
2DDS（直接数字合成）技术介绍
2.1频率合成技术
频率合成是指以一个或多个参考频率源为基准，在某一频段内，综合产生并输出多个工作频率点的过程。
基于此原理制成的频率源为频率合成器，简称频综。
频率合成技术是现代通讯电子系统实现高性能指标的关键技术之一，很多电子设备的功能实现都依赖于所用频率合成器的性能，因此人们常将频率合成器喻为众多电子系统的“心脏”，而频率合成理论也因此在二十世纪得到了飞跃的发展。
2.1.1频率合成技术的发展及分类
频率合成技术起源于上世纪三十年代，早期的频率合成器由一组晶体组成的晶体振荡器，要输出多少个频率点，就需要多少个晶体实现。
频率的切换由人工完成，频率的准确度和稳定度主要由晶体来决定，与电路基本上无关。
随后又出现了非相干合成法，虽然非相干合成法也使用晶体，但是它利用少数晶体产生多种频率，与早期的合成法相比，降低了成本，提高了合成频率的稳定性。
随着技术的发展，科学家又提出了相干合成法，相干合成法只使用一个频率源，进一步降低了成本，提高合成频率的稳定性，同时避免了非相干合成法复杂、成本高、不经济等诸多缺点。
最早的相干合成法是直接频率合成（DirectFrequencysynthesis）。
直接频率合成是利用混频、倍频、分频、的方法由参考频率经加、减、乘、除运算直接组合出所要求的频率的频率合成方法。
不过，直接合成也可以用多个基准源通过上述方式得到所需的频率。
这种方法由于频率捷变速度快，相噪低使之在频率合成领域占有重要地位，但因直接式频率合成器杂散多，体积大，研究复杂，成本及功耗也令人不可接受，故该方案已基本被淘汰。
在直接频率合成之后出现了间接频率合成（IndirectFrequencysynthesis）。
间接频率合成包括模拟间接频率合成。
这种方法主要是将相位反馈理论和锁相技术运用于频率合成领域，它的主要代表是锁相环PLL（Phase-LockedLoop）频率合成，被称为第二代频率合成技术。
现在最常用的结构是数模混合的锁相环，即数字鉴相器、分频器、模拟环路滤波和压控振荡器的组成方式，因具有相噪低，杂散抑制好，输出频率高，价格便宜等优点至今仍在频率合成领域占有重要地位。
目前有许多性能优良的单片PLL频率合成器面市，典型的有Motorola公司的MC145191、Qualcomn公司的Q3236、NationalSe;
nieonduetor的LMX2325、LMX2326、LMX2330。
这极大地推动了PLL，频率合成方式的应用。
随着数字信号处理理论和超大规模集成电路VLSI的发展，在频率合成领域诞生了一种革命性的技术，那就是七十年代出现的直接数字合成DDS，它的出现标志着频率合成技术迈进了第三代。
1971年3月，J.Tiemey和CM.Tader等人首先提出了DDS的概念:
利用数字方式累加相位，再以相位之和作为地址来查询正弦函数表得到正弦波幅度的离散数字序列，最后经D/A变换得到模拟正弦波输出。
DDS由于具有极高的频率分辨率，极快的变频速度，变频相位连续，相噪较低，易于功能扩展和全数字化便于集成等优点，因此在短短的二十多年里得到了飞速的发展和广泛的应用。
2.1.2频率合成技术的技术指标
频率合成技术有着诸多技术指标，这些技术指标决定了频率合成技术的特性及优缺点，下面介绍一些基本的频率合成技术的技术指标。
频率范围:
频率合成后生成频率的波动范围，由最小合成频率fmin和最大合成频率fmax决定，合成的频率介于两者之间。
也常用相对带宽来衡量频率范围。
（式2-1）
分辨率：
频率合成后两相邻相位点之间的间隔，不同要求的频率合成对分辨率的要求差别很大。
切换时间：
从发出频率切换的指令开始，到频率切换完成，并进入允许的相位误差范围所需要的时间。
它与频率合成的方式密切相关。
谐波抑制与杂散抑制：
谐波抑制是指载波整数倍频率处单根谱线的功率与载波功率之比，而杂散抑制指与载波频率成非谐波关系的离散谱功率与载波功率之比，它们表征了频率输出谱的纯度。
频率源中的谐波和杂散主要由频率源中的非线性元件产生，也有频率源内外干扰的影响，还与频率合成的方式有关。
长期频率稳定度：
频率源在规定的外界条件下，在一定的时间（年、月、日）内工作频率的相对变化，它与所选用的参考源的长期频率稳定度相同。
短期频率稳定度：
主要指各种随机噪声造成的瞬时频率或相位起伏，即相位噪声。
2.2DDS（直接数字合成）技术理论
DDS（DirectDigitalSynthesis）直接数字合成技术是一种用数字控制信号的相位增量技术，具有相位连续、频率分辨率高、频率转换速率快、稳定性好、可灵活产生多种信号的优点。
它采用插值取样的方式，将要合成的正弦波形用若干个点代替，然后依次等时间间隔输出，每个取样点的电平由预先存贮好的数据经过D/A得到。
这个过程相当于采样保持及A/D转换的逆过程。
控制两个取样点之间的时间间隔及相位，就实现了频率连续可调。
2.2.1DDS设计原理和结构
图2-1DDS技术的基本结构图
上图为DDS技术的基本结构图，频率控制字FC（FrequenceControl）控制合成波形频率。
时钟源以频率fc发出脉冲。
当一个脉冲到来时，N位相位寄存器PR（PhaseRegister）以步长FC增加，其结果作为查找表LUT（LookupTable）的寻址地址。
LUT内存有一个完整周期波形的数字幅值信息。
每个LUT存储单元对应一个周期内的某一个相位点。
查找表把输入的地址信息映射成合成波形的幅值信号，输入到数模转换器DAC。
经过DAC，就可以得到要合成的波形。
实际上，FC是每个时钟期间波形的相位增量，控制FC，就可以控制输出波形的频率。
PR每经过
/M个时钟周期后回到初始状态，对应的DAC也输出了一个波形。
输出的波形的周期为T=（
/Fe）T。
，频率为f=（FC/
）fc。
DDS的最小分辨率为fr=fc/
。
2.2.2DDS技术的特点
由于DDS采用了不同于传统频率合成方法的全数字结构，所以DDS技术具备了直接模拟频率合成和间接频率合成方法所不具备的很多特点:
●频率分辨率极高。
分辨率fc/
，因为N取值极大（一般为32，48位），使得分辨率极高，一般微Hz级。
●频率捷变很快。
频率控制字的传输时间及以低通滤波为主的器件相应时间很短，使得高速DDS系统的频率切换时间可以达到ns级。
●输出相位带宽很宽，DDS输出频率范围可达:
0—40%fc。
●变频相位连续。
频率控制字的改变实质是改变相位增长率，而相位本身保持不变，使得系统有良好的相参性。
●易于控制、集成和实现功能扩展。
改变查找表中存储的数据，可以实现任意波形输出；
由于可以方便地对输出信号地幅度、频率、相位进行控制，故可以实现任意调制功能。
可以预计，随着DDS芯片性价比的提高，其生命力将越来越强大。
●杂波抑制差。
DDS全数字结构带来了很多优点，但正是由于这种结构以及访问查找表时采用的相位截断、DAC位数有限等决定了DDS的杂波抑制较差。
●输出带宽较窄。
受器件速度（特别是DAC）的限制较为严重。
这也是DDS的主要缺点之一。
3EDA技术与FPGA/CPLD器件
3.1EDA技术
EDA（ElectronicDesignAutomatic电子设计自动化）技术研究的对象是电子设计的全过程，有系统级、电路级和物理级各个层次的设计;
涉及的电子系统从低频、高频到微波，从线性到非线性，从模拟到数字，从通用集成电路到专用集成电路构造的电子系统，因此EDA技术研究的范畴相当广泛。
在电子设计技术领域，PLD（ProgrammableLogicDevice可编程逻辑器件）的应用，已有了很好的普及，这些器件为数字系统的设计带来极大的灵活性。
由于该器件可以通过软件编程而对其硬件的结构和工作方式进行重构，使得硬件的设计可以通过软件编程而对其硬件的结构和工作方式进行重构，使得硬件的设计可以如同软件设计那样方便快捷。
这一切极大地改变了传统的数字系统设计方法、设计过程、乃至设计观念。
纵观可编程器件的发展史，它在结构原理、集成规模、下载方式、逻辑设计手段等方面的每一次进步都为现代电子设计技术的革命与发展提供了不可或缺的强大动力。
随着可编程逻辑器件集成规模不断扩大，自身功能的不断完善和计算机辅助设计技术的提高，在现代电子系统设计领域中的EDA便应运而生了。
EDA是一种实现电子系统或电子产品自动化设计的技术，它与电子技术、微电子技术的发展密切相关，它吸收了计算机科学领域的大多数最新研究成果，以高性能的计算机作为工作平台，是20世纪90年代初从CAD（ComputerAideDesign计算机辅助设计）、CAM（ComputerAidedManufacture计算机辅助制造）、CAE（ComputerAidedTest计算机辅助测试）、CAE（ComputerAidedEducation计算机辅助工程）的概念发展而来的。
EDA技术就是以计算机为工具，在EDA软件平台上，根据硬件描述语言HDL完成的设计文件，自动地完成逻辑编译、化简、分割、综合及优化、布局线、仿真，直至对于特定目标芯片地适配编译，逻辑映射和编程下载等工作。
设计者的工作仅限于利用软件的方式来完成对系统硬件功能的描述，在EDA工具的帮助下应用相应的PLD器件，就可以得到最后的设计结果。
尽管目标是硬件，但整个设计和修改过程如同完成软件设计一样方便和高效。
当然，这里所谓EDA主要是指数字系统的自动化设计，因为这一领域的软硬件方面的技术已经比较成熟，应用的普及程度也已比较高。
而模拟电子系统的EDA正在进入实用，其初期的EDA工具不一定需要硬件描述语言。
此外，从应用的广度和深度来说，由于电子信息领域的全面数字化，基于EDA的数字系统的设计技术具有更大的应用市场和更紧迫的需求性。
EDA的实现是与PLD技术的迅速发展息息相关的。
PLD器件是80年代中后期兴起的新型器件，其特点是具有用户可编程的特性。
利用PLD，电子系统设计工程师可以在实验室中设计出专用IC，实现系统的集成，从而大大缩短了产品开发、上市的时间，降低了开发成本。
此外，新型的PLD还具有静态可重复编程或在线动态重构的特性，使硬件的功能可以像软件一样通过编程来修改，不仅使设计修改和产品升一级变得十分方便，而且极大地提高了电子系统的灵活性和通用能力。
3.2可编程逻辑器件（PLD）
PLD（ProgrammableLogicDevice）是近些年才发展起来的一种新型集成电路，它以EEPROM、SRAM或Flash为基础，由用户根据自己的需要采用图形、硬件描述语言、状态图等方式对其进行编程，确定芯片的功能，从而达到了对硬件进行编程的效果。
随着可编程器件在规模、密度、性能等方面的飞速发展以及成本的不断降低，越来越多的电子工程师在越来越多的设计中采用了这种新型器件。
随着微电子技术的发展，设计师们更愿意自己设计专用集成电路芯片，并尽可能的缩短设计周期，最好是在实验室就能设计合适的ASIC芯片，并且立即投入实际使用之中，在使用中也能比较方便地对设计进行修改。
可编程逻辑器件就是为满足这一需求应运而生的。
PLD芯片上的电路和金属引线都是由器件生产厂家做好的，但其逻辑功能在出厂时并没有确定，可由用户根据需要借助于PLD开发工具通过对其“编程”的办法来确定。
因此，设计师们不通过器件生产厂家就能自己设计出符合要求的各种ASIC芯片。
PLD器件兼有标准逻辑器件速度快、微处理器灵活性好和ASIC集成度高的优点，且大都可以重复编程，为设计和开发带来了极大的方便。
最早出现的可编程逻辑器件是1970年出现的PROM，它由全译码的与阵列和可编程的或阵列组成，其阵列规模大、速度低，主要用途是作为存储器。
20年代70年代中期出现了PLA（ProgrammableLogicArray可编程逻辑阵列）器件，它由可编程的与阵列和固定的或阵列组成。
由于其编程复杂，开发起来有一定难度，因而没有得到广泛的应用。
20世纪70年代末，美国MMI公司推出了PAL（Programmable-ArrayLogic可编程阵列逻辑）器件，它由可编程的与阵列和固定的或阵列组成，采用熔丝编程方式，双极性工艺制造，器件的工作速度很快。
由于它的输出结构种类很多，设计很灵活，因而成为第一个得到普遍应用的可编程逻辑器件。
20世纪80年代初，Lattice公司发明了GAL（GenericArrayLogic通用阵列逻辑），采用输出逻辑宏单元（OLMC）的形式和EECMOS工艺结构，具有可擦除、可重复编程、数据可长期保存和可重新组合结构等优点。
GAL比PAL使用更加灵活，它可以取代大部分SSI、MSI和PAL器件，因而在20世纪80年代得到广泛应用，直到现在，人们在设计单片机电路时还经常用它来分配来地址。
20世纪80年代中期，Altera推出了一种新型的可编程逻辑器件EPLD（ErasableProgrammableLogicDevice），它采用CMOS和UVEPROM工艺制作，集成度比PAL和GAL高得多，设计也更加灵活，但内部互联能力比较差。
1985年Xilinx公司推出了FPGA（FieldProgrammableGateArray现场可编程门阵列）器件，它是一种新型的高密度PLD，采用CMOS-SRAM工艺制作，内部由许多独立的可编程逻辑模块组成，逻辑块之间可以灵活地相互连接，具有密度高、编程速度快、设计灵活和可再配置设计能力等许多优点。
20世纪80年代末，Lattice公司提出了ISP公司提出了ISP（InSystemProgrammable在系统可编程）技术。
此后相继出现了一系列具备在系统编程能力的CPLD（ComplexProgrammableLogicDevice复杂可编程逻辑器件）。
CPLD是在EPLD的基础上发展起来的，采用EECMOS工艺，增加了内部互连线，改进了内部结构体系，比EPLD性能更好.设计更加灵活。
20世纪90年代以后，高密度PLD在生产工艺、器件的编程和测试技术等方面都有了飞速发展。
例如CPLD的集成度一般可达到数千甚至是上万门。
Altera公司推出的EPM9560，其单密度达到了12000个可用门，包含多达50个宏单元，216个用户I/O引脚，并能提供15ns的脚至脚延时，16位计数的最高频率为118MHz。
目前PLD的集成度已达到百万门，最高工作速度达到几百兆Hz，在系统可编程技术、边界扫描技术的出现也使器件在编程技术和测试技术及系统可重构技术方面有了很快的发展。
目前众多知名半导体器件公司，如Altera、Xilinx、Lattice等，均可提供不同类型的CPLD、FPGA产品。
新的PLD产品不断面世，其性能不断完善，产品日益丰富。
3.2.1PLD的特点
PLD的特点是在进行系统设计时体现出来的，使用PLD设计数字系统会带来许多好处，归结起来主要有以下几点:
（l）集成度高
PLD器件集成度高，一片PLD可替代几片、几十片乃至上百片中小规模的数字集成电路芯片。
用PLD器件实现数字系统时所用的芯片数量少，占用印刷电路板面积小。
（2）可靠性高
PLD采用硬件的方式实现逻辑功能，相对于软件方式结构更加简单，因此可靠性更高，同时PLD不会出现单片机中程序跑飞的现象。
又使用PLD器件减少了实现系统所需要的芯片数目，在印刷电路板上的引线及焊点数也随之减少，所以系统的可靠性得到了提高。
（3）工作速度快
PLD器件的工作速度快，工作可以达到几百兆Hz，这是单片机以及DSPs都无法达到的。
使用PLD后实现系统的电路级数又减少，因而整个系统的工作速度会得到提高。
（4）提高系统的灵活性
在系统的研制阶段，由于设计错误或任务的变更而修改设计的事经常发生。
使用不可编程器件时，修改设计就要更换或增减器件，这是一件相当麻烦的事，有时还不得不重新制作印刷电路板。
使用PLD器件后情况大不一样，由于PLD器件引脚比较灵活，又有可擦除可编程的能力，因此对原设计进行修改时，只需要修改原设计文件再对PLD芯片重新编程即可，而不需要修改电路布局，对于具有ISP能力的PLD，甚至不需要拔下芯片，直接对芯片进行在系统编程即可，这就大大地提高了系统的灵活性。
（5）缩短设计周期
PLD器件集成度高，使用时印刷电路板电路布局布线简单;
性能灵活，使用它修改设计方便开发工具比较先进，自动化程度高。
因此，使用PLD可大大缩短系统的设计周期，加快产品投放市场的速度，提高产品的竞争能力。
（6）增加系统的保密性能
现在的控制器件如单片机等保密性能差，实际上没有单片机能够绝对做到不被解密。
PLD以保证不被他人解密，防止被他人非法仿制。
（7）降低成本
使用PLD器件实现数字设计时，如果仅从器件本身的价格考虑，有时还看不出它的优势，但影响系统成本的因素是多方面的，综合考虑，使用PLD的成本优越性是很明显的。
首先，使用PLD器件修改设计方便，设计周期缩短，使系统的研制开发费用降低;
其次，使用PLD器件使印刷线路板面积和需要的插件减少，从而使系统的制造费用降低;
再次，使用PLD器件能使系统的可靠性提高，维护工作量减少，进而使系统的维修服务费用降低。
总之，使用PLD进行系统设计能节约成本。
3.2.2PLD的分类
根据结构特点可将PLD划分为简单PLD、CPLD和FPGA三类。
简单PLD主要指早期的可编程逻辑器件，包括可编程只读存储器（PROM）、可编程逻辑阵列（PLA）、可编程阵列逻辑（PAL）和通用阵列逻辑（GAL）。
它是由与门阵列、或门阵列组成，能够以积之和的形式实现布尔逻辑函数，因为任意一个组合逻辑都可以用与或表达式来描述，所以简单PLD能够完成大量的组合逻辑功能，并且具有较高的速度和较好的性能。
CPLD由GAL发展而来，可以看作是对原始可编程器件的扩充。
它通常由大量可编程逻辑宏单元围绕一个位于中心的、延时固定的可编程互联矩阵组成。
其中可编程逻辑宏单元结构较为复杂，具有复杂的I/O单元互联结构，可根据用户需要生成特定的电路结构，完成一定功能。
众多的可编程逻辑宏单元被分成若干逻辑块，每个逻辑块类似于一个简单PLD。
可编程互联矩阵根据用户需要实现I/O单元与逻辑块以及逻辑块与逻辑块之间的连线，构成信号传输的通道。
由于CPLD内部采用固定长度的金属线进行各逻辑块的互连，而可编程逻辑单元又是类似PAL阵列，因此从输入到输出的布线延时容易计算得到。
可预测延时的特点使CPLD便于实现对时序要求严格的电路设计。
FPGA通常包含3类可编程资源:
可编程模块、可编程I/O块、可编程内连线。
可编程逻辑块排列成阵列，可编程内连线围绕着逻辑块。
FPGA通过对内连线的编程，将逻辑块有效的组合起来，从而实现用户要求的特定功能。
3.3FPGA/CPLD设计技
升级会员 