IP101单端口快速以太网收发器中文版Word格式.docx
《IP101单端口快速以太网收发器中文版Word格式.docx》由会员分享，可在线阅读，更多相关《IP101单端口快速以太网收发器中文版Word格式.docx（47页珍藏版）》请在冰豆网上搜索。
总则
修订历史
接收和发送数据的路径框图
引脚定义
1引脚描述
2寄存器描述
3功能描述
4串行管理界面
5晶体规格
6布局准则
7电气特性
直流特性
7.1.1绝对最大额定值
7.1.2功率消耗
7.1.3操作条件
7.1.4电源电压
交流特性
7.2.1MII定时时序
7.2.2RMII定时时序
7.2.3SMI定时时序
8订单信息
9封装和机械规范
修订#
改变描述
IP101ALF-DS-R01
初始版本。
IP101ALF-DS-R02
添加晶体规范和MII交流定时。
IP101ALF-DS-R03
修改页7.1.2功耗。
IP101ALF-DS-R04
修改页寄存器。
IP101ALF-DS-R05
添加无铅封装信息。
IP101ALF-DS-R06
修改通用描述和修改应用程序图。
IP101ALF-DS-R07
修改15页的MIIreg3内容。
IP101ALF-DS-R08
删除线路图。
IP101ALF-DS-R09
修改第5页的引脚定义。
IP101ALF-DS-R10
删除“序言”和修改Page30的X1输入电压
IP101ALF-DS-R11
修改第7页的“RXER“引脚描述。
IP101ALF-DS-R12
在第页和页添加SMI时序图。
图1：
IP101ALF的流程图
引脚配置
图2：
IP101ALF引脚分配
1、引脚描述
类型
描述
LI
上电或复位的锁存输入
PD
内部下拉
I/O
双向输入输出
PU
内部上拉
I
输入
P
电源
O
输出
OD
开漏
引脚号
标识
媒体独立接口（MII）和物理层（PCS）-管理接口引脚
25
MDC
管理数据接口时钟：
此引脚提供了一种时钟参考MDIO。
时钟频率可达10MHz。
26
MDIO
管理数据接口的输入/输出：
这些引脚的功能是在物理层（PHY）和媒体访问控制器（MAC）之间传输管理信息。
媒体独立接口（MII）和物理层（PCS）-媒体独立接口（MII）引脚
2
TX_EN
I（PD）
发送使能（允许）：
此引脚高电平输入有效。
在电平高状态，它表明，在TxD[3:
0]展现的数据是有效的。
7
TX_CLK
发送时钟：
当芯片工作在MII模式时，此引脚提供了一个25MHz（100BT）和（10BT）的连续时钟作为TXD[3:
0]和TX_EN的定时参考。
3,4,
5,6
TXD[3:
0]
数据传输：
当TX_EN设置为高电平时，在TX_CLK的同步下，MAC通过这4条线与PHY传输数据。
22
RX_DV
接收数据有效：
在高电平状态表示数据流呈现在RXD[0:
3]线，而低电平意味着没有数据交换发生。
16
RX_CLK
接收时钟：
该引脚提供了25MHz（100BT）或（10BT）时钟，而RX_DV引脚使用这个引脚在信息产业部的借鉴。
18,19,
20,21
RXD[3:
接收数据：
这4个数据线是PHY是传输路径，在RX_CLK的同步下将数据发送到Mac。
24
RX_ER
O（PD）
接收错误：
当解码接收的数据中有错误发生，此引脚输出高电平时。
（注意：
这个引脚已经在内部拉低。
外部还需要下拉电阻是为了避免噪音干扰。
）
1
COL/RMII
O/LI（PD）
碰撞检测：
当此引脚输出高电平信号表示检测到碰撞。
RMII模式：
在上电复位期间，该引脚的状态被锁存，并根据MII/SNIB（pin44）确定MAC接口
RMIIMII/SNIB
1×
RMII接口
01MII接口
00SNI接口
这个引脚在芯片内部拉低）
23
CRS/LEDMOD
载波侦听：
当该管脚输出高电平指示在发送或接收中，低电平指示线路空闲状态。
LEDMOD：
在上电复位期间，该引脚的状态被锁存以确定哪个LED模式可操作，请参阅LED引脚说明。
这个引脚内部拉低）
RMII（ReducedMII[简化MII]）
REF_CLK
参考时钟输入：
此引脚是一个输入引脚，在RMII模式作为50MHz参考时钟（REF_CLK）。
C50M_O
参考时钟输出：
此引脚在RMII模式可配置为50MHz时钟输出。
拥有25MHz晶体振荡器时，IP101ALF能在RMII模式下产生50MHz输出。
发送使能：
指示Mac进行发送操作
5,6
TXD[1:
两位数据传输
接收错误
CRS_DV
载波侦听和接收数据有效
RXD[1:
两位数据接收
SNI（SerialNetworkInterface串行网络接口）:
仅用于10Mbps
10MHz，物理层（PHY）产生的时钟
6
TXD0
传输串行数据
10MHz，从接收数据中恢复的时钟
COL
碰撞检测
CRS
载波侦听
电缆传输接口
34
33
MDI_TP
MDI_TN
发射输出对：
差分对共享100Base-TX和10Base-T模式。
当配置为100Base-TX，输出是MLT-3的编码波形。
当配置为10Base-T，输出曼彻斯特码。
31
30
MDI_RP
MDI_RN
接收输入对：
集成电路的配置选项
43
ISOL
加载高电平到该引脚将使IP101ALF与其他Mac隔离。
这还将隔离MDC/MDIO管理接口。
当此引脚被激活时功耗最小。
这引脚可以直接连接到GND或VCC。
（内部有弱下拉即默认无效）
40
RPTR
高电平使能此引脚将令IP101ALF进入中继器模式。
该引脚可以直接连接到GND或的VCC。
39
SPD
LI/O（PU）
该引脚在上电或复位时锁存输入。
设为高电平令IP101ALF进入100Mbps的操作。
该引脚可以直接连接到GND或VCC。
（内部弱上拉即默认使用100Mbps）
38
DPLX
设置高电平为全双工。
（内部弱上拉以默认全双工）
37
AN_ENA
高电平启用自动协商模式，低电平为强制模式。
（内部弱上拉默认启用自动协商模式）
41
APS
I（PU）
高电平令IP101ALF启用APS模式。
此引脚可直接连接到GND或VCC。
请参阅电源掉电模式描述以获得更多的信息。
（内部弱上拉即默认启用APS模式）
44
MII_SNIB
高电平令IP101ALF进入MII操作模式。
低电平为SNI模式。
（内部弱上拉以默认设置MII模式）
LED和PHY（物理层）地址配置
这五个引脚在复位期间锁存到IP101ALF以配置用于MII管理寄存器接口的PHY地址[4:
0]。
在初始复位后的正常操作中，他们作为状态指示LED的驱动引脚。
驱动极性，低电平或高电平有效，由复位期间每个锁存的物理地址[4:
0]状态决定。
如果锁存状态是高则低电平有效，如果锁存状态是低则高电平有效。
此外，IP101ALF提供2个LED操作模式。
如果是通过拉高CRS选择LED模式2，则只需4个发光二极管作为状态指示。
默认的是LED模式1。
LED模式1
LED模式2
LED0
LINK
LINK/ACT（blinking）
LED1
FULLDUPLEX
FULLDUPLEX/COL（blinking）
LED2
10BT/ACT（blinking）
10BT
LED3
100BT/ACT（blinking）
100BT
LED4
COL（碰撞）
Reserved
9
PHYAD0/
LI/O
物理地址[0]
状态：
模式1：
连接时激活。
模式2：
连接时激活，发送或接收数据时闪烁。
10
PHYAD1/
物理地址[1]
全双工操作时激活。
全双工操作时激活，发生碰撞的时候闪烁。
12
PHYAD2/
物理地址[2]
以10BASE-T模式连接时激活，当发收发数据时闪烁。
以10BASE-T模式连接时激活。
13
PHYAD3/
物理地址[3]
以100BaseTX模式连接时激活，当发收发数据时闪烁。
以100BaseTX模式连接时激活。
15
PHYAD4/
物理地址[4]
发生碰撞时激活。
保留。
时钟和其他-晶体震荡输入/输出引脚
47
X2
25MHz的晶体输出：
连接到晶体提供
升级会员 