数字电路电子钟设计Word文档格式.docx
《数字电路电子钟设计Word文档格式.docx》由会员分享，可在线阅读，更多相关《数字电路电子钟设计Word文档格式.docx（14页珍藏版）》请在冰豆网上搜索。
1、分析电路由几个部分组成，并用方框图对它进行整体描述；
2、对电路的每个部分分别进行单独说明，画出对应的单元电路，分析电路原理、元件参数、所起的作用、以及与其他部分电路的关系等等；
3、用简单的电路图绘图软件绘出整体电路图，在电路图中加上自己的班级名称、学号、姓名等信息；
4、对整体电路原理进行完整功能描述；
5、列出标准的元件清单；
6、写出设计心得体会
设计步骤
1、查阅相关资料，开始撰写设计说明书；
2、先给出总体方案并对工作原理进行大致的说明；
3、依次对各部分分别给出单元电路，并进行相应的原理、参数分析计算、功能以及与其他部分电路的关系等等说明；
4、列出标准的元件清单；
5、总体电路的绘制及总体电路原理相关说明；
6、列出设计中所涉及的所有参考文献资料。
参考文献
1、夏路易，电路原理图与电路板设计教程，北京，北京希望电子出版社，2002
2、康华光，数字电子技术基础，北京，高等教育出版社，2005
3、翁飞兵，电子技术实践教程，国防科技大学出版社，2003年6月
4、刘征宇，电子设计实战攻略，厦门，福建科学技术出版社，2001
5、凌肇元，集成电路应用实例集锦，北京：
人民邮电出版社，1983
1、总体方案与原理说明.................................4
2、设计原理及方框图...................4
3、译码显示电路........................................5
4、震荡器电路........................................5
5、分频器的设计...........................6
6、计数器的设计...........................6
7、校时电路.........................7
8、整点报时电路.........................8
9、定时控制电路......................9
10、总体电路原理相关说明.............................................10
11、总体电路原理图.................................................12
12、元件清单.........................................................14
13、参考文献........................................................15
14、设计心得体会........................................……………16
1.总体方案与原理说明
随着科学技术的不断发展,人们对时间计量的精度要求越来越高。
高精度的计时工具大多数都使用了石英晶体振荡器,由于电子钟、石晶表、石英钟都采用了石英技术,因此走时精确度高,稳定性好,使用方便,不需要经常调校。
数字式电子钟用集成电路计时时,译码代替机械式传动,用液晶显示器代替指针显示进而显示时间,减小了计时误差。
这种表具有时、分、秒、显示时间的功能,还可以进行时、分、秒的校对。
数字钟已成为人们日常生活中不可少的必需品，给人们的生活，学习，工作带来极大的方便。
本文介绍的数字钟是一种利用数字电路来显示时、分、秒的装置，与传统的机械钟相比，它具有走时准确，性能稳定，显示直观，无机械传动装置等特点。
此外，本数字钟还具有整电报时、定时响闹功能。
数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
2.设计原理及方框图
数字钟实际上是一个对标准频率进行计数的计数电路，由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1kHZ时间信号必须做到准确稳定。
数字钟电路主要由震荡器、分频器、校时电路、时分秒计数器、译码显示器及整点报时电路、定时控制电路构成。
它们的工作原理是：
由震荡器产生的高频信号作为数字钟的时间基准，再经过分频器输出标准送入秒计数器，秒计数器采用60进制计数器，每累计60秒发出一个信号，该信号作为分计数器的脉冲信号，分计数器也采用60进制计数器，每累计60分钟发出一个信号，该信号将被送到时计数器，时计数器采用12进制计数器。
译码显示电路将时、分、秒计数器的输出状态送到译码显示器，通过六位LED显示器显示出来。
校时电路用来对时、分显示数字行
调整；
整点报时电路则根据计时系统的输出状态产生一脉冲信号，然后去触发音频发生器实现报时；
定时控制电路由指定时刻发出的信号，驱动音响电路。
3．译码显示电路
译码和数码显示电路是将数字钟和计时状态直观清晰地放映出来，被人们的视觉器官所接受，它的任务就是将计数器输出的8421BCD码译成数码器显示所需要的高低电平。
这里所选用的译码器就是常用的BCD译码/驱动器74LS48，其中A1、A2、A3、A4与计数器的四个输出端按设计要求相连或接地，a、b、c、d、e、f、g则与七段数码显示器对应端相连。
具体电路图见总图部分。
4．震荡器电路
震荡器电路是数字钟的核心，主要用来产生时间标准信号，数字钟的精度，主要取决于时间标准信号的频率及稳定度。
一般来说，震荡器的频率越高，计时精度越高。
通常采用石英晶体震荡器经过分频得到这一信号，也可采用由门电路或555定时器构成的多谐震荡器作为时间标准信号源。
本设计方案采用的是集成电路定时器555与RC组成的多谐震荡器，如下图所示：
1ms
振荡器电路
5．分频器的设计
由于震荡器输出的频率很高，所以需一定级数的分频电路。
本设计方案中的分频器主要功能有两个：
一是产生标准“秒”信号，二是提供整点报时电路所需要的1KHz的高音信号和500Hz的低音信号。
这里选用三片中规模集成电路计数器74LS90即可满足上述功能，因三片级联则可获得所需频率信号，即第一片的
输出频率为500Hz，第二片的
输出频率为10Hz，第三片的
输出频率为1Hz。
6．计数器的设计
有了时间标准“秒”信号后，就可以根据设计要求设定时、分、秒计数器：
分和秒计数器都采用60进制计数器，计数规律均为00，01，02-----58，59，00，01------，因此个位均选用十进制计数器74LS90，十位均选用十二分频计数器74LS92，再将它们级联则可组成60进制计数器。
十进制计数器是一个“12翻1”的特殊计数器，即当数字钟运行到12时59分59秒时，秒的个位计数器再输入一个秒脉冲，数字钟自动显示为01时00分00秒，实现日常生活规律，所以时个位选用一片四位二进制同步可逆计数器74LS191，十位选用双上升沿D触发器74LS74，再加上适当的与非门和异或门级联则可满足要求。
7．校时电路
校时电路
校时电路是在刚接通电源或钟表走时出现误差时进行时间校准，本电路只对分和秒进行校准。
校时电路要求各种校准必须互不影响，即在小时校正时不影响分和秒的正常计数；
在分校正是不影响小时和秒的正常计数。
校时方式有“快校时”和“慢校时”两种，“快校时”是通过开关控制，使计数器对1Hz的校时脉冲计数，“慢校时”是手动产生单脉冲作为校时脉冲。
具体电路如下图所示：
其中S1为校“分”用的控制开关，S2为校“时”用的控制开关，校时脉冲采用分频器输出的1Hz脉冲，当S1或S2分别为“0”时可进行“快校时”。
如果校时脉冲由单次脉冲产生器提供，则可进行“慢校时”
8、整点报时电路
整点报时电路的功能是要求每当数字钟计时到整点（或快到整点）时发出音响，通常按照四声低音一声高音的顺序发出间断声响，以最后一声高音结束的时刻为整点时刻。
设四声低音（约500Hz）分别发生在59分51秒、53秒、55秒、57秒，最后一声高音（约1KHz）发生在59秒，它们的持续时间为1s。
由此可见，报时时分和秒个位计数器的状态是不变的为59分，秒十位计数器的状态为:
（QdQcQbQa）ds2=0101亦不变，只有秒个位计数器Qds1的状态可用来控制1KHz和500Hz的音频。
只有当分十位的Q2M2Q0M2=11,分个位的Q3M1Q0M1=11,秒十位的Q2S2Q0S2=11，秒个位的Q0S1=1时音响电路才能工作。
下表列出了秒计数器的状态：
秒个位计数器的时态
CP（秒）
Q3S1
Q2S1
Q1S1
Q0S1
功能
50
51
0
1
鸣低音
52
停
53
54
0
55
56
57
58
59
鸣高音
00
由表可得：
当Q3S1=“0”时为500Hz输入音响；
当Q3S1=“1”时1KHz输入音响。
由此可设计如下电路图：
整点报时电路
9．定时控制电路
有时需要数字钟在规定的时刻发出信号并驱动音响电路进行“闹时”，这就要求时间准确，即信号的开始时刻与持续时间必须满足规定的要求。
如要求上午7时59分发出闹时信号，持续时间为1分钟。
因为7时59分对应
升级会员 