基于DDS信号发生器的设计Word格式.docx

基于DDS信号发生器的设计Word格式.docx

《基于DDS信号发生器的设计Word格式.docx》由会员分享，可在线阅读，更多相关《基于DDS信号发生器的设计Word格式.docx（26页珍藏版）》请在冰豆网上搜索。

关键字：

DDSAD8951正玄波方波

Abstract

Signalgeneratorissignalpoweroroscillatorinproductionpracticeandscienceandtechnologyhasbeenwidelyusedinthefield.Variouswaveformcurvecanbeexpressedbytrigonometricfunctionequations.Forexampleintelecommunications,broadcastingandtelevisionsystems,high-frequencyradiofrequency（need）emission,hereisthecarrierofradiofrequencywaves,videoandaudio（low）signalsorcarryingoutthepulsesignal,needtobeabletoproducehigh-frequencyoscillator.Inindustry,agriculture,biomedicalfields,suchasinhigh-frequencyheating,smelting,quenching,ultrasonicdiagnosis,nuclearmagneticresonanceimaging,etc,allneedpowerorbigorsmall,highorlowfrequencyortheoscillator.

ThisdesignismainlybasedonDDS（directdigitalfrequencysynthesis）chipAD9851togeneratesineandsquarewave.Whereinthefrequencyofthesignalcanbeselectedthroughthebutton,thewaveformgeneratormaybedisplayedontheoscilloscope.Theoperatingfrequencyrangeofthesignalsourceis0Hz-70MHz,theaccuracyoftheoutputfrequencyupto0.1Hz.Andthedesignofhardwareandsoftwareimplementations.

Keywords:

DDS,AD8951,sinewave,squarewave.

（章标题，小二号，黑体，加粗，居中，页号接上页）

（下面的目录使用Word标题及目录功能自动生成）

6

前言

DDS同DSP（数字信号处理）一样，是一项关键的数字化技术。

DDS是直接数字式频率合成器（DirectDigitalSynthesizer）的英文缩写。

与传统的频率合成器相比，DDS具有低成本、低功耗、高分辨率和快速转换时间等优点，广泛使用在电信与电子仪器领域，是实现设备全数字化的一个关键技术。

DDS技术已经越来越被广泛的使用，同时该技术也正在发展之中这也是本设计的依据和

绪论

1.1课题研究的意义与作用

1971年，美国学者j.Tierney等人撰写的“ADigitalFrequencySynthesizer”文中首次提出了以全数字技术，从相位概念出发直接合成所需波形的一种新的频率合成原理。

限于当时的技术和器件水平，它的性能指标尚不能与已有的技术相比，故未受到重视。

近10年间，随着微电子技术的迅速发展，直接数字频率合成器（DirectDigitalFrequencySynthesis简称DDS或DDFS）得到了飞速的发展，它以有别于其它频率合成方法的优越性能和特点成为现代频率合成技术中的姣姣者。

具体体现在相对带宽宽、频率转换时间短、频率分辨率高、输出相位连续、可产生宽带正交信号及其他多种调制信号、可编程和全数字化、控制灵活方便等方面，并具有极高的性价比。

1.2DDS的研究现状与发展趋势

在频率合成（FS,FrequencySynthesis）领域中，常用的频率合成技术有模拟锁相环、数字锁相环、小数分频锁相环（fractional-NPLLSynthesis）等，直接数字合成（DirectDigitalSynthesis－DDS）是近年来新的FS技术。

单片集成的DDS产品是一种可代替锁相环的快速频率合成器件。

DDS是产生高精度、快速变换频率、输出波形失真小的优先选用技术。

DDS以稳定度高的参考时钟为参考源，通过精密的相位累加器和数字信号处理，通过高速D/A变换器产生所需的数字波形（通常是正弦波形），这个数字波经过一个模拟滤波器后，得到最终的模拟信号波形[1]。

如图1-1所示，通过高速DAC产生数字正弦数字波形，通过带通滤波器后得到一个对应的模拟正弦波信号，最后该模拟正弦波与一门限进行比较得到方波时钟信号。

DDS系统一个显著的特点就是在数字处理器的控制下能够精确而快速地处理频率和相位。

除此之外，DDS的固有特性还包括：

相当好的频率和相位分辨率（频率的可控范围达μHz级，相位控制小于0.09°

）,能够进行快速的信号变换（输出DAC的转换速率300百万次/秒）。

这些特性使DDS在军事雷达和通信系统中应用日益广泛。

其实，以前DDS价格昂贵、功耗大（以前的功耗达Watt级）、DAC器件转换速率不高，应用受到限制，因此只用于高端设备和军事上。

随着数字技术和半导体工业的发展，DDS芯片能集成包括高速DAC器件在内的部件，其功耗降低到mW级（AD9851在3.3v时功耗为650mW），功能增加了，价格便宜。

因此，DDS也获得广泛的应用：

现代电子器件、通信技术、医学成像、无线、PCS/PCN系统、雷达、卫星通信。

例如如何产生方波，如图1-1方波输出框图。

图1-1方波输出框图

1.3DDS系统简介

1.3.1DDS的基本原理

DDS的基本原理是利用采样定理，通过查表法产生波形。

DDS的结构有很多种，其基本的电路原理可用图1-2来表示。

图1-2DDS原理图

相位累加器由N位加法器与N位累加寄存器级联构成。

每来一个时钟脉冲ｆｓ，加法器将频率控制字ｋ与累加寄存器输出的累加相位数据相加，把相加后的结果送至累加寄存器的数据输入端。

累加寄存器将加法器在上一个时钟脉冲作用后所产生的新相位数据反馈到加法器的输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。

这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。

由此可以看出，相位累加器在每一个时钟脉冲输入时，把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位，相位累加器的溢出频率就是DDS输出的信号频率。

用相位累加器输出的数据作为波形存储器（ROM）的相位取样地址，这样就可把存储在波形存储器内的波形抽样值（二进制编码）经查找表查出，完成相位到幅值转换。

波形存储器的输出送到D／A转换器，D／A转换器将数字量形式的波形幅值转换成所要求合成频率的模拟量形式信号。

低通滤波器用于滤除不需要的取样分量，以便输出频谱纯净的正弦波信号[2]。

DDS在相对带宽、频率转换时间、高分辨力、相位连续性、正交输出以及集成化等一系列性能指标方面远远超过了传统频率合成技术所能达到的水平，为系统提供了优于模拟信号源的性能。

1.3.2DDS的性能特点

（1）输出频率相对带宽较宽

输出频率带宽为50%ｆs（理论值）。

但考虑到低通滤波器的特性和设计难度以及对输出信号杂散的抑制，实际的输出频率带宽仍能达到40%ｆs。

（2）频率转换时间短

DDS是一个开环系统，无任何反馈环节，这种结构使得DDS的频率转换时间极短。

事实上，在DDS的频率控制字改变之后，需经过一个时钟周期之后按照新的相位增量累加，才能实现频率的转换。

因此，频率转换的时间等于频率控制字的传输时间，也就是一个时钟周期的时间。

时钟频率越高，转换时间越短。

DDS的频率转换时间可达纳秒数量级，比使用其它的频率合成方法都要短数个数量级。

（3）频率分辨率极高

若时钟ｆs的频率不变，DDS的频率分辨率就由相位累加器的位数Ｎ决定。

只要增加相位累加器的位数N即可获得任意小的频率分辨率。

目前，大多数DDS的分辨率在１Hz数量级，许多小于１MHz甚至更小。

（4）相位变化连续

改变DDS输出频率，实际上改变的每一个时钟周期的相位增量，相位函数的曲线是连续的，只是在改变频率的瞬间其频率发生了突变，因而保持了信号相位的连续性。

（5）输出波形的灵活性

只要在DDS内部加上相应控制如调频控制FM、调相控制PM和调幅控制AM，即可以方便灵活地实现调频、调相和调幅功能，产生FSK、PSK、ASK和MSK等信号。

另外，只要在DDS的波形存储器存放不同波形数据，就可以实现各种波形输出，如三角波、锯齿波和矩形波甚至是任意的波形。

当DDS的波形存储器分别存放正弦和余弦函数表时，既可得到正交的两路输出。

（6）其他优点

　　由于DDS中几乎所有部件都属于数字电路，易于集成，功耗低、体积小、重量轻、可靠性高，且易于程控，使用相当灵活，因此性价比极高。

1.3.3DDS的结构组成

DDS是由以下模块组成：

相位累加器、正弦查询表、数模转换器和低通滤波器。

通常把DDS从频率寄存器开始到波形存储表的数字部分称作数控振荡器

1.3.3.1相位累加器

DDS中包含相位累加器，其作用是对相位进行加法运算，令相位累加器的值为An，下一周期记为An+i，那么:

An+i=An+K（2-1）

由上式可见，A二为一等差数列，也即:

An=nK+Aa（2-2）

A0表示相位累加器的初始值。

由以上的表达式可知，每过一个时钟周期，相位累加器的内容就增加K。

设相位累加器的初始为00...00，相位增量K的值为00...01，这时每经过一个时

钟周期，相位累加器都要加上00...01，若此累加器是32位的宽度，那么此相

位累加器就需要232个时钟周期才会溢出。

若n取值32,M取值1，这样得到的输出信号的频率等于时钟频率除以2320若M取值为2，输出频率就是原来的两倍。

由此可见，M的取值决定了输出信号的相位变化，称为相位增量控制字。

设参考时钟频率为fc，那么输出正弦波的频率为:

f0=Mfc/2n

若令n取32，那么其分辨率可达几十亿分之一。

实际上，在DDS系统里，相位累加器的信息不会全部送至波形存储器，通常取高K位。

这样大大地减少了查找表的规模，虽然舍去了一些位数会带来一定的噪声，但是这个噪声的大小是完全可以接受的，真正的相位噪声主要来源于参考时钟信号。

因此，为