FPGA开发流程PPT课件下载推荐.ppt

FPGA开发流程PPT课件下载推荐.ppt

《FPGA开发流程PPT课件下载推荐.ppt》由会员分享，可在线阅读，更多相关《FPGA开发流程PPT课件下载推荐.ppt（41页珍藏版）》请在冰豆网上搜索。

可编程输入输出单元、基本可编程逻辑单元、完整的时钟管理、嵌入块式RAM、丰富的布线资源、内嵌的底层功能单元和内嵌专用硬件模块。

可编程输入可编程输入/输出单元输出单元简称I/O单元，是芯片与外界电路的接口部分，完成不同电气特性下对输入/输出信号的驱动与匹配要求。

FPGA内的I/O按组分类，每组都能够独立地支持不同的I/O标准。

通过软件的灵活配置，可适配不同的电气标准与I/O物理特性，可以调整驱动电流的大小，可以改变上、下拉电阻。

配置逻辑块（配置逻辑块（CLB）:

是FPGA内的基本逻辑单元。

CLB的实际数量和特性会依器件的不同而不同，但是每个CLB都包含一个可配置开关矩阵，此矩阵由4或6个输入、一些选型电路（多路复用器等）和触发器组成。

开关矩阵是高度灵活的，可以对其进行配置以便处理组合逻辑、移位寄存器或RAM。

在Xilinx公司的FPGA器件中，CLB由多个（一般为4个或2个）相同的Slice和附加逻辑构成。

每个CLB模块不仅可以用于实现组合逻辑、时序逻辑，还可以配置为分布式RAM和分布式ROM。

数字时钟管理模块（数字时钟管理模块（DCM）:

业内大多数FPGA均提供数字时钟管理（Xilinx的全部FPGA均具有这种特性）。

Xilinx推出最先进的FPGA提供数字时钟管理和相位环路锁定。

相位环路锁定能够提供精确的时钟综合，且能够降低抖动，并实现过滤功能。

嵌入式块嵌入式块RAM（BRAM）:

大多数FPGA都具有内嵌的块RAM，这大大拓展了FPGA的应用范围和灵活性。

块RAM可被配置为单端口RAM、双端口RAM、内容地址存储器（CAM）以及FIFO等常用存储结构。

布线资源布线资源:

连通FPGA内部的所有单元，而连线的长度和工艺决定着信号在连线上的驱动能力和传输速度。

在实际中设计者不需要直接选择布线资源，布局布线器可自动地根据输入逻辑网表的拓扑结构和约束条件选择布线资源来连通各个模块单元。

从本质上讲，布线资源的使用方法和设计的结果有密切、直接的关系。

内嵌功能模块内嵌功能模块:

主要指DLL（DelayLockedLoop）、PLL（PhaseLockedLoop）、DSP和CPU等软处理核（SoftCore）。

现在越来越丰富的内嵌功能单元，使得单片FPGA成为了系统级的设计工具，使其具备了软硬件联合设计的能力，逐步向SOC平台过渡。

内嵌专用硬核内嵌专用硬核:

是相对底层嵌入的软核而言的，指FPGA处理能力强大的硬核（HardCore），等效于ASIC电路。

为了提高FPGA性能，芯片生产商在芯片内部集成了一些专用的硬核。

例如：

为了提高FPGA的乘法速度，主流的FPGA中都集成了专用乘法器；

为了适用通信总线与接口标准，很多高端的FPGA内部都集成了串并收发器（SERDES），可以达到数十Gbps的收发速度。

特点：

1）采用FPGA设计ASIC电路（专用集成电路），用户不需要投片生产，就能得到合用的芯片。

2）FPGA可做其它全定制或半定制ASIC电路的中试样片。

3）FPGA内部有丰富的触发器和I/O引脚。

4）FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。

5）FPGA采用高速CMOS工艺，功耗低，可以与CMOS、TTL电平兼容。

ISE的简要介绍的简要介绍ISE软件是Xilinx公司推出的FPGA/CPLD集成开发环境，不仅包含了逻辑设计所需的一切，还具有大量简便易用的内置式工具和向导，使得I/O分配、功耗分析、时序驱动设计收敛、HDL仿真等关键步骤变得容易而直观。

因此要掌握XilinxFPGA开发，就必须掌握ISE，这里我们简单介绍下ISE基本操作和开发流程ISE功能简介功能简介Xilinx是全球领先的可编程逻辑完整解决方案的供应商，其开发工具ISE也在不断地升级。

ISE具有界面友好、操作简单的特点，再加上Xilinx的FPGA芯片占有很大的市场，使其成为非常通用的FPGA工具软件。

ISE作为高效的EDA设计工具集合，与第三方软件扬长补短，使软件功能越来越强大，为用户提供了更加丰富的Xilinx平台。

ISE的主要功能包括设计输入、综合、仿真、实现和下载，涵盖了FPGA开发的全过程，从功能上讲，其工作流程无需借助任何第三方EDA软件。

ISE功能简介功能简介设计输入：

ISE提供的设计输入工具包括用于HDL代码输入和查看报告的ISE文本编辑器（TheISETextEditor），用于原理图编辑的工具ECS（TheEngineeringCaptureSystem），用于生成IPCore的CoreGenerator，用于状态机设计的StateCAD以及用于约束文件编辑的ConstraintEditor。

综合：

ISE的综合工具不但包含了Xilinx自身提供的综合工具XST，同时还可以内嵌MentorGraphics公司的LeonardoSpectrum和Synplicity公司的Synplify，实现无缝链接。

ISE功能简介功能简介仿真：

ISE本身自带了一个具有图形化波形编辑功能的仿真工具HDLBencher，同时又提供了使用ModelTech公司的Modelsim进行仿真的接口。

实现：

此功能包括了翻译、映射、布局布线等，还具备时序分析、管脚指定以及增量设计等高级功能。

下载：

下载功能包括了BitGen，用于将布局布线后的设计文件转换为位流文件，还包括了ImPACT，功能是进行设备配置和通信，控制将程序烧写到FPGA芯片中去。

ISE软件软件基本硬件要求：

CPU奔腾3以上，内存大于256MB，硬盘大于10GB的安装环境。

本实验指导使用的集成环境是ISE13.1。

使用ISE13.1完成一个8255IPcore的设计，其内容包括：

工程的建立；

8255IPcore的设计；

设计综合和查看综合结果；

设计下载到FPGA芯片实验连线说明。

ISE用户界面ISE软件的用户界面标题栏：

主要显示当前工程的名称和当前打开的文件名称。

菜单栏：

主要包括文件（File）、编辑（Edit）、视图（View）、工程（Project）、源文件（Source）、操作（Process）、窗口（Window）和帮助（Help）等8个下拉菜单。

工具栏：

主要包含了常用命令的快捷按钮。

灵活运用工具栏可以极大地方便用户在ISE中的操作。

在工程管理中，此工具栏的运用极为频繁。

工程管理区：

提供了工程以及其相关文件的显示和管理功能，主要包括源文件视图（SourceView），快照视图（SnapshotView）和库视图（LibraryView）。

源文件编辑区：

源文件编辑区提供了源代码的编辑功能。

过程管理区：

本窗口显示的内容取决于工程管理区中所选定的文件。

相关操作和FPGA设计流程紧密相关，包括设计输入、综合、仿真、实现和生成配置文件等。

信息显示区：

显示ISE中的处理信息，如操作步骤信息、警告信息和错误信息等。

状态栏：

显示相关命令和操作的信息开发环境的启动新建工程新建工程输入工程名top_8255及其要保存的位置新建工程选择器件参数工作区可看到新建的工程top_8255添加源文件也可以选择newsource手动输入verilog文件。

综合综合，就是将HDL语言、原理图等设计输入翻译成由与、或、非门和RAM、触发器等基本逻辑单元的逻辑连接（网表），并根据目标和要求（约束条件）优化所生成的逻辑连接，生成EDF文件。

综合工具可以使用第三方EDA工具（如Synplify/SynplifyPro），Xilinx在ISE中提供了自带的综合工具XST（XilinxSynthesisTechnology），XST内嵌在ISE3以后的版本中，并且在不断完善。

此外，由于XST是Xilinx公司自己的综合工具，对于部分Xilinx芯片独有的结构具有更好的融合性。

完成了输入、仿真以及管脚分配后就可以进行综合和实现了。

在过程管理区双击Synthesize-XST，就可以完成综合。

双击checksyntax检查verilog文件有无语法错误若没有，会出现绿色的勾，有警告会出现叹号，有错误会出现红色的叉。

双击synthesize开始综合添加约束文件FPGA设计中的约束文件有3类：

用户设计文件（.UCF文件）、网表约束文件（.NCF文件）以及物理约束文件（.PCF文件），可以完成时序约束、管脚约束以及区域约束。

3类约束文件的关系为：

用户在设计输入阶段编写UCF文件，然后UCF文件和设计综合后生成NCF文件，最后再经过实现后生成PCF文件。

本节主要介绍UCF文件的使用方法。

约束文件的后缀是.ucf，所以一般也被称为UCF文件。

创建约束文件有两种方法，一种是通过新建方式，另一种则是利用过程管理器来完成。

第一种方法：

新建一个源文件，在代码类型中选取“ImplementationConstrainsFile”，在“FileName”中输入文件名。

单击“Next”按键进入模块选择对话框，选择需要约束的模块，然后单击“Next”进入下一页，再单击“Finish”按键完成约束文件的创建。

第二种方法：

在工程管理区中，将“Sourcefor”设置为“Synthesis/Implementation”。

“ConstrainsEditor”是一个专用的约束文件编辑器，双击过程管理区中“UserConstrains”下的“CreateTimingConstrains”就可以打开“ConstrainsEditor”。

添加约束文件在UCF文件中描述管脚分配的语法为：

NET“端口名称”LOC=引脚编号;

需要注意的是，UCF文件是大小敏感的，端口名称必须和源代码中的名字一致，且端口名字不能和关键字一样。

但是关键字NET是不区分大小写的。

在工程管理区中，将“Sourcefor”设置为“Synthesis/Implementation”，然后双击过程管理区中“UserConstrains”下的“EditConstraints（Text）”就可以打开约束文件编辑器，就会新建当前工程的约束文件。

约束文件编辑窗口添加用户约束添加