PCB的EMC设计规范V1.0文档格式.doc

PCB的EMC设计规范V1.0文档格式.doc

《PCB的EMC设计规范V1.0文档格式.doc》由会员分享，可在线阅读，更多相关《PCB的EMC设计规范V1.0文档格式.doc（11页珍藏版）》请在冰豆网上搜索。

:

制订：

审核：

批准：

PCB的EMC设计规范V1.0

一、目的：

本规范规定公司PCB板设计时EMC设计要求与注意事项，保证公司所有PCB板的EMC符合国家标准，确保产品的质量与应用，统一公司产品PCB板的EMC设计要求，便于公司对产品PCB质量的评审与监控，同时提高产品的可靠性，减少不良率。

。

二、范围：

本规范适用于公司所有产品PCB板的EMC设计要求规范。

三、EMC电磁兼容原理：

1、 EMC的定义：

电磁兼容（ElectromagneticCompatibility,简称EMC），是研究在有限的空间、时间和频谱资源的功能条件下，各种电气设备共同工作，并不发生降级。

各种电气设备电气装置或系统在共同的电磁环境条件小，既不受电磁环境的影响，也不会给环境以这种影响。

各种电气设备会因为周边的电磁环境而导致性能降低、功能丧失和损坏，也不会在周边环境中产生过量的电磁能量，以致影响周边设备的正常工作。

2、EMC电磁兼容有关的常见术语：

EMC：

（Electromagneticcompatibility）电磁兼容性

EMI：

（Electromagneticinterference）电磁干扰

EMS：

（Electromagneticsusceptibility）电磁敏感度

RE：

（Radiatedemission）辐射骚扰

CE：

（Conductedemission）传导骚扰

CS：

（Conductedsusceptibility）传导骚扰抗扰度

RS：

（Radiatedsusceptibility）射频电磁场辐射抗扰度

ESD：

（Electrostaticdischarge）静电放电

EFT/B：

（Electricalfasttransientburst）电快速瞬变脉冲群

Surge：

浪涌

3、EMC电磁兼容研究的目的和意义：

1）确保系统内部的电路正常工作，互不干扰，以达到预期的功能；

2）降低电子系统对外的电磁能量辐射，使系统产生的电磁干扰强度低于特定的限定值；

3）减少外界电磁能量对电子系统的影响。

提高系统自身的抗扰能力；

4、EMC的主要内容：

EMC是研究在给定的时间、空间、频谱资源的条件下：

1）同一设备内部各电路模块的相容性，互不干扰、能正常工作；

2）不同设备之间的兼容性，EMC分为EMI、EMS两部分：

EMI：

电磁干扰，即处在一定环境中设备或系统，在正常运行时，不应产生超过相

应标准所要求的电磁能量；

EMS：

电磁敏感度，即处在一定环境中设备或系统，在正常运行时，设备或系统能

承受相应标准规定范围内的电磁能量干扰，或者说设备或系统对于一定范围

内的电磁能量不敏感，能按照设计的性能保持正常的运行、工作（防静电要

求为此类）；

5、EMC三要素：

1）干扰源：

Ø

时钟电路（包括晶振、时钟驱动电路）；

开关电源；

高速总线（通常为低位地址总线如：

A0、A1、A2）；

高电平信号、大电流信号、dv/dt、di/dt高信号；

继电器；

部分塑封器件；

内部互连电缆；

2）耦合途径：

传播RF能量的各种媒质，例如自由空间、互连电缆（共模耦合）；

按传播的方式，电磁干扰分成两种类型：

传导型干扰与辐射型干扰。

l传导型干扰：

传导型干扰是系统产生并返回到支流输入线或信号线的噪声，这个噪声的频率范围为10KHZ-30MHZ，它既有共模方式，又有差模方式。

LC网络常常是抑制传导干扰的主要方式。

l辐射型干扰：

辐射型干扰以电磁波的方式直接发射，线路中一个普通的例子是电源线扮演发射天线的作用，频率覆盖范围30MHZ-1GHZ，这个范围的EMI可通过金属屏蔽的方式抑制。

敏感装置：

3）耦合装置：

PCB上的各种敏感器件，它们易于接收来自I/O线缆的辐射干扰并把这些有害能量传输到其他敏感电路或器件上，敏感器件或信号主要有：

l锁项环；

l收发模块；

l模拟信号；

l复位信号；

l小弱信号。

注：

三者为顺序关系，对于EMC来讲，这三个要素缺一不可。

如果任一要素不存在，

EMI也就不存在。

6、EMC设计对策：

1）降低干扰源：

合理的PCB设计，消除RF干扰；

多为增加磁珠和电感，尤其是钽电容；

将有源器件是所有辐射通过PCB设计将电磁能量限制在最小；

利用时钟扩频率技术或适当的减缓信号的上升沿来降低时钟信号的干扰强度；

在器件选型方面以及天线效应方面（如严格控制线头长度、控制信号回路面积）来控制EMI的强度；

2）切断或削弱传播途径：

对应传导耦合：

加滤波电容、滤波器、共模线圈、隔离变压器等；

对应辐射耦合：

相邻层垂直走线、加屏蔽地线、磁性器件合理布局、3W规则、正确层分布、辐射能力强或敏感信号内布层、使用I/O双绞线、辐射信号强的信号远离拉手条、板边缝隙等。

3）提高设备的抗干扰能力：

PCB设计时采用接地、屏蔽、滤波技巧，提高设备的抗干扰能力。

7、EMC设计技巧：

1）信号质量的要求：

在产品的EMC设计中，除了通过有关测试、获取CE认证外，还必须结合信号完整性分析，保证信号质量。

2）系统设计，对策多样化：

目前业界一流公司在EMC的处理上均采用注重源头控制的EMC系统设计，从产品的概念、设计阶段给予关注，可在原理、PCB、结构、线缆、屏蔽、滤波、软件等各个方面采取对策。

设计之初多采取一些抑制措施，电子产品的EMC性能是设计赋予。

3）缩短开发周期：

重视源头控制，缩短开发周期。

4）降低批量成本：

PCB的设计需要综合质量、成本、加工工艺、EMC、安规、热等诸多因素，缺乏对以上的综合考虑，都不是一个成功的产品。

需要对以上因素做到全局把握，根据实际情况，采取不同的对策，降低批量成本。

5）信号完整性设计：

信号完整性是指一个信号在电路中产生正确的相应的能力，信号具有良好的信号完整性。

信号完整性问题包括反射、振荡、地弹、串扰等。

注重源头控制的EMC系统设计，从产品的概念、设计阶段给予关注，可在原理、PCB、结构、线缆、屏蔽、滤波、软件等各个方面采取对策。

过大的上冲，终端阻抗不匹配，终端端接使用上升时间缓慢的驱动源；

直流电压电平不好，线上负载过大，以交流负载替换直流负载，在接收端端接，重新布线或检查地平面；

过大的串扰，线间耦合过大，使用上升时间缓慢的发送驱动器，使用能提供更大驱动电流的驱动源；

时延太大，传输线距离太长，替换或重新布线，检查串行端接头，使用阻抗匹配的驱动源，变更布线策略；

振荡阻抗不匹配，在发送端串接阻尼电阻是信号完整性；

6）滤波、干扰：

滤波技术是抑制干扰的一种有效措施，尤其是在对付开关电源EMI信号的传导干扰和某些辐射干扰方面，具有明显的效果；

任何电源线上传导干扰信号，均可用差模和共模干扰信号来表示。

差模干扰在两导线之间传输，属于对称性干扰；

共模干扰在导线与地（机壳）之间传输，属于非对称性干扰。

在一般情况下，差模干扰幅度小、频率低、所造成的干扰较小，共模干扰幅度大、频率高，还可以通过导线产生辐射，所造成的干扰较大。

因此，欲削弱传导干扰，把EMI信号控制在有关EMC标准规定的极限电平以下。

除抑制干扰源以外，最有效的方法就是在开关源输入和输出电路中加装EMI滤波器。

一般设备的工作频率约为10～50kHz。

EMC很多标准规定的传导干扰电平的极限值都是从10kHz算起。

对开关电源产生的高频段EMI信号，只要选择相应的去耦电路或网络结构较为简单的EMI滤波器，就不难满足符合EMC标准的滤波效果；

瞬态干扰：

是指交流电网上出现的浪涌电压、振铃电压、火花放电等瞬间干扰信号，其特点是作用时间极短，但电压幅度高、瞬态能量大。

瞬态干扰会造成单片开关电源输出电压的波动；

当瞬态电压叠加在整流滤波后的直流输入电压超过内部功率开关管的漏－源击穿电压，因此必须采用抑制措施。

通常静电放电（ESD）和电快速瞬变脉冲群（EFT）对数字电路的危害甚于其对模拟电路的影响。

静电放电在5—200MHz的频率范围内产生强烈的射频辐射。

此辐射能量的峰值经常出现在35MHz—45MHz之间发生自激振荡。

许多I/O电缆的谐振频率也通常在这个频率范围内，电缆中便串入了大量的静电放电辐射能量。

当电缆暴露在4—8kV静电放电环境中时，I/O电缆终端负载上可以测量到的感应电压可达到600V。

这个电压远远超出了典型数字的门限电压值0.4V。

典型的感应脉冲持续时间大约为400纳秒。

将I/O电缆屏蔽起来，且将其两端接地，使内部信号引线全部处于屏蔽层内，可以将干扰减小60—70dB，负载上的感应电压只有0.3V或更低。

电快速瞬变脉冲群也产生相当强的辐射发射，从而耦合到电缆和机壳线路。

电源线滤波器可以对电源进行保护。

线—地之间的共模电容是抑制这种瞬态干扰的有效器件，它使干扰旁路到机壳，而远离内部电路。

当这个电容的容量受到泄漏电流的限制而不能太大时，共模扼流圈必须提供更大的保护作用。

这通常要求使用专门的带中心抽头的共模扼流圈，中心抽头通过一只电容（容量由泄漏电流决定）连接到机壳。

共模扼流圈通常绕在高导磁率铁氧体芯上，其典型电感值为15～20mH。

合理布置电源滤波/退耦电容：

一般在原理图中仅画出若干电源滤波/退耦电容，但未指出它们各自应接于何处。

其实这些电容是为开关器件（门电路）或其它需要滤波/退耦的部件而设置的，布置这些电容就应尽量靠近这些元部件，离得太远就没有作用了（当电源滤波/退耦电容布置的合理时，接地点的问题就显得不那么明显）。

l电源输入端跨接10~100uf的电解电容器，如有可能，接100uF以上的更好；

l原则上每个集成电路芯片都应布置一个0.01pF的瓷片电容，如遇印制板空隙不够，可每4~8个芯片布置一个1~10pF的钽电容；

l对于抗噪能力弱、关断时电源变化大的器件，如RAM、ROM存储器件，应在芯片的电源线和地线之间直接接入退藕电容；

l电容引线不能太长，尤其是高频旁路电容不能有引线；

l在印制板中有接触器、继电器、按钮等元件时．操作它们时均会产生较大火花放电，必须采用RC电路来吸收放电电流，一般R取1~2K，C取2.2~47UF。

lCMOS的输入阻抗很高，且易受感应，因此在使用时对不用端要接地或接正电源。

；

7）金属氧化物压敏电阻应用：

压敏电阻是目前广泛应用的瞬变干扰吸收器件，描述压敏电阻性能的主要参数是压敏电阻的标称电压和通流容