EDA实验数字计时器设计文档格式.docx

EDA实验数字计时器设计文档格式.docx

《EDA实验数字计时器设计文档格式.docx》由会员分享，可在线阅读，更多相关《EDA实验数字计时器设计文档格式.docx（13页珍藏版）》请在冰豆网上搜索。

5、闹表设定功能。

三、整体电路的工作原理

原理框图：

脉冲产生电路将硬件上的48MHz脉冲依次分频使其产生1Hz脉冲，输入计时器电路，计时器电路时分秒对应的模24、模60、模60计数器采用同步触发方式实现

计时。

校时校分电路通过校时、校分开关的切换来改变计时器电路时分秒对应的模24、模60、模60计数器CLK端输入脉冲及使能端的设置实现。

保持电路通过使计时器三个计数器使能端置0的方法来实现。

清零电路通过使计时器三个计数器清零端置0的方法来实现。

整点报时电路通过脉冲产生电路的分频及若干门电路组合实现。

闹表：

先设计一48选24的译码选择电路对计时器电路与闹钟定时电路的输出进行选择，界面显示切换通过设置一开关对译码选择电路的控制实现。

定时定分电路设计原理与上校时校分电路一致。

闹铃的设置是先通过一比较电路判断此时计时器电路的时分与闹钟定时电路是否一致来判断是否响铃，铃声是通过数据选择器及若干门电路来对响铃频率的设定。

最后设置一闹铃开关来实现闹表的开关。

四、各子模块设计原理及仿真波形

1、脉冲发生电路（分频电路）

原理图见附表1

用到了四分频、六分频、八分频和一千分频电路，下面以六分频和一千分频为列说明：

A、六分频电路：

它是应用了三个JK触发器构成的T触发器，

依次循环输出：

000001010101110111；

从而输出就是将clk六分频，且脉宽仍为50%

仿真波形：

B、一千分频电路

是由三个十分频电路组合而成，十分频电路：

其是在十六分频器基础上更改而成：

，，

依次循环输出0000000100100011010001010110011110001001；

从而输出就是将clk十分频，且脉宽为40%

2、计时器电路（原理图见附表一）

A、模60计数器

利用两块74160BCD码计数器，左边显示秒（分）个位，右边显示秒（分）十位，右边芯片通过同步送数端（此时校时校分作用端始终为高电平），

实现012345输出的模6计数器。

B、模24计数器

利用两块74160BCD码计数器，左边显示时个位，右边显示时十位，利用同步送数端（此时校时校分作用端始终为高电平）实现计数到23时全部同步送0

C、~计时器两模60，一模24计数器衔接电路：

作用于分计数器使能端以实现分钟进一位，作用于时计数器使能端以实现时钟进一位。

计时器仿真输出波形：

3、译码显示电路（原理图见附表1）

计数器为012345计数的模6计数器（设计思路与模60计数器的十位一致）：

24选4MUX采用4个8选1的74151数据选择器实现，CLK2选用1000Hz脉冲，在每一极短时刻（1/1000秒）依据计数器同时选定要编译的4位码及相应的数码管，让其中一个数码管显示，由于1/1000秒以超出人眼辨别范围，故某一时刻感觉相应的六个数码管均亮。

4、清零、保持、校时校分电路（原理图见附表1）

A、清零电路只须将计时器各清零端解入一开关信号qing（低电平有效）

B、保持电路只须将计时器各使能端接入一保持信号keep，电路

keep0为开关输入信号（高电平有效）。

Ｃ、校时校分电路：

jiao为校分开关信号，jiao1为校时开关信号，D触发器是防止开关造成的颤动，比如jiao信号为1电平时，计时器时分秒时钟脉冲输入端均为2Hz，同时使秒钟使能端输入为0（即秒输出不变），分钟使能输入端为1（即分钟开始快速校分），可参考附表1计时器电路模块及衔接电路模块。

5、报时电路（原理图见附表1）

设秒个位所对应的计数器的输出：

；

秒十位所对应的计数器的输出：

分个位所对应的计数器的输出：

分十位所对应的计数器的输出：

其中4为高位，1为低位。

在时计数器秒十位，分个位，分十位输出相同，为：

，，。

秒个位输出：

：

=0011

=0101

=0111

=1001

则此时的触发信号

其中，

原理图中为闹铃开关，是为了在闹铃想时屏蔽整点报时。

6、补充功能：

闹表（原理图见附表2）

A、闹表定时电路（见附表2相应模块）

由一个模六十计数器（定分）及一个模24计数器（定时）构成。

B、选择译码电路（见附表2相应模块）

由3个16选8自定义数据选择器实现，依次选择时分秒的显示译码（其中当界面切换到定时界面时，秒钟输出均为1电平，从而对于共阳极的数码管秒钟不亮），每一个16选8自定义数据选择器原理图：

界面切换开关来实现输出的译码显示。

C、定分、定时电路

v0、v1依次接分钟和时钟的使能端，用来进行定分和定时，即定分开关、定时开关、此处是为了当界面切换到实际计时界面时，将闹钟定的时间保持住，同时使

、无效。

D、比较电路（原理图见附表2相应模块）

是采用16个异或门来判别实际时分是否与闹钟时分一致，若一致则f17输出为1。

E、闹铃电路（原理图见附表2相应模块）

通过改变输入蜂鸣器的脉冲频率使其发出不同声音，组合到一起形成闹铃，主要是：

让其响铃1分钟；

秒个位为1时输出250hz；

秒个位为3、4、5时输出为250hz、500hz、1000hz；

秒个位为7、8、9时输出为500hz、1000hz、2000hz；

秒个位为0、2、6时输出为0。

（即输出声音逐渐变高）

250hz、2000hz脉冲产生补充分频电路：

采用2个74151实现16选用1数据选择器来选择频率信号：

输入秒个位来决定此时的铃声输入脉冲。

最终蜂鸣器输入：

当f17为1,且闹铃开关有效时，才响铃。

五、实验过程中遇到的问题及解决问题的方法

1、在计时器模块设计中,将秒钟和分钟组合时仿真发现输出依次为、、

、……，下面分析：

我设计的模60计数器：

由于十位的使能端是由个位进位端作用的，在时分个位进位输出为1，故当下一个时钟脉冲到来时，分的十位仍会计数，从而下一秒输出为，其中一种解决方法是将分十位使能端由分个位进位端及秒进位信号共同作用，使必须在时分十位才进位。

2、在计时器模块设计中,将秒钟、分钟及时钟组合时仿真发现输出依次为、、……显然在59分时，时钟使能端始终为1，故应当再增加秒进位信号对时钟式能端影响。

3、校时校分结束时拨动开关由于振动的影响而使计时输出变化较大，可通过在开关信号后接一D触发器来消除颤动。

4、校时校分及闹钟定时定分时23时无法保持住、59分无法保持住（即若校到23时会自动变为03时，若校到59分时则自动变为09分）

以上述的模六十计数器为例：

当定分到59分时，由于，会使分十位计数器的同步送数端有效，从而无法定时保持在59分，可通过让定分开关也作用同步送数端实现。

5、响铃与整点报时在闹钟设为59分时会冲突，故可通过：

实现冲突时对整点报时电路的屏蔽。

六、实验感想

我完全通过硬件的搭载来实现电路的功能，通过实验我首先对QuartusII软件的使用有一个基本的了解，在各个模块的设计、仿真、调试、分析中，让我对数字电路相关的理论知识有一个更形象深入的掌握。

希望以后在类似的实验课程中能够更加主动地思考，积极提问，深入探究，提高自己的研究能力。